発表論文

2024

国際会議採録論文 (査読付き)

• T. Tanigawa, M. Noda, and N. Ishiura: "Efficient FPGA Implementation of Binarized Neural Networks Based on Generalized Parallel Counter Tree," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024), pp. 32-37 (Mar. 2024). [pdf]
• N. Yoshida, T. Hamada, and N. Ishiura: "Native Code Level Test of Optimizing Performance of Android Compilers," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2024), pp. 181-186 (Mar. 2024). [pdf]

研究会等

• 三上啓, 石浦菜岐佐, 冨山宏之, 神原弘之: "RTOS 利用システムのフルハードウェア化における状態レジスタの最適化による回路規模削減," 電子情報通信学会技術研究報告, VLD2023-94, (Jan. 2024). [pdf]
• 岸本匠, 石浦菜岐佐: "汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装," 電子情報通信学会技術研究報告, VLD2023-95, (Jan. 2024). [pdf]
• 野田麦, 石浦菜岐佐: "コンプレッサツリー生成のための一般化並列カウンタの網羅的探索," 情報処理学会 DAシンポジウム 2024, pp. 106-112 (Aug. 2024). [pdf]

大会・口頭発表等

• 志賀光, 石浦菜岐佐, 神原弘之, 冨山宏之: "リアルタイムシステムのフルハードウェア化のためのPythonによるハードウェア設計," 組込みシステム技術に関するサマーワークショップ (SWEST), (Aug. 2024). [pdf]
• 由良駿, 石浦菜岐佐: "汎用高位合成系を用いた64ビットRISC-V機械語からのバイナリ合成," 電子情報通信学会ソサイエティ大会, A-6-1, (Sept. 2024). [pdf]
• 野田麦, 叶亮, 石浦菜岐佐: "一般化並列カウンタ(6,0,7;5)による多入力加算器の効率的FPGA実装," 電子情報通信学会ソサイエティ大会, A-6-2, (Sept. 2024). [pdf]

2023

国際会議採録論文 (査読付き)

• M. Nakahara and N. Ishiura: "Arrival Order Processing of Service Requests in Full Hardware Implementation of RTOS-Based Systems," in Proc. International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2023), pp. 467-472 (June 2023). [pdf]
• H. Minamiguchi, N. Ishiura, H. Tomiyama, and H. Kanbara: "Automatic Generation of Management Module for Full Hardware Implementation of RTOS-Based Systems," in Proc. International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2023), pp. 473-478 (June 2023). [pdf]

研究会等

• 谷川貴弘, 野田麦, 石浦菜岐佐: "一般化並列カウンタ木に基づく2値化ニューラルネットワークの効率的FPGA実装," 電子情報通信学会技術研究報告, VLD2022-68, (Jan. 2023). [pdf]

大会・口頭発表等

• 野田麦, 石浦菜岐佐: "一般化並列カウンタ追加によるコンプレッサツリーの効率的FPGA実装," 電子情報通信学会総合大会, A-6-3, (Mar. 2023). [pdf]
• 志賀光, 石浦菜岐佐: "RTOS 利用システムのフルハードウェア化における優先度継承ミューテックスの実装," 電子情報通信学会総合大会, A-6-4, (Mar. 2023). [pdf]
• 濱田統弥, 石浦菜岐佐: "等価プログラムのアセンブリ比較によるAndroid DEXコンパイラの最適化性能テスト," 電子情報通信学会総合大会, A-6-5, (Mar. 2023). [pdf]

2022

国際会議採録論文 (査読付き)

• T. Ando, I. Muguruma, Y. Ishii, N. Ishiura, H. Tomiyama, and H. Kambara: "Full Hardware Implementation of RTOS-Based Systems Using General High-Level Synthesizer," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022), pp. 2-7 (Oct. 2022). [pdf] Outstanding Paper Award
• H. Minamiguchi, M. Nakahara, Y. Ishii, Y. Shinohara, I. Muguruma, and N. Ishiura: "Hardware RTOS Services for Full Hardware Implementation of RTOS-Based Systems," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022), pp. 14-19 (Oct. 2022). [pdf]
• R. Nakamichi, S. Kishimoto, N. Ishiura, and T. Kondo: "Binary Synthesis Using High-Level Synthesizer as its Back-End," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022), pp. 121-126 (Oct. 2022). [pdf]

研究会等

• 安堂拓也, 石井雄吾, 石浦菜岐佐, 冨山宏之, 神原弘之: "RTOS利用システムの汎用高位合成系を用いたフルハードウェア化," 電子情報通信学会技術研究報告, VLD2021-51, (Jan. 2022). [pdf]
• 篠原由季乃, 石浦菜岐佐: "RTOS 利用システムのフルハードウェア化における通信機能の実装," 電子情報通信学会技術研究報告, VLD2021-52, (Jan. 2022). [pdf]
• 吉田直生, 石浦菜岐佐: "ネイティブコード比較に基づく Android DEX コンパイラの最適化性能テスト," 電子情報通信学会技術研究報告, VLD2021-74, (Jan. 2022). [pdf]
• 南口比呂, 石浦菜岐佐, 冨山宏之, 神原弘之: "RTOS 利用システムのフルハードウェア化における管理ハードウェアの自動生成," 情報処理学会 DAシンポジウム 2022, pp. 83-88 (Aug. 2022). [pdf]
• 中原正樹, 石浦 菜岐佐: "RTOS 利用システムのフルハードウェア化におけるサービス要求の到着順待ち解除," 情報処理学会 DAシンポジウム 2022, pp. 89-95 (Aug. 2022). [pdf] 情報処理学会 SLDM 研究会セッション特別賞

大会・口頭発表等

• 岸本匠, 石浦菜岐佐, 中道凌: "汎用高位合成系を用いたバイナリ合成におけるレジスタジャンプの効率的な実装," 電子情報通信学会総合大会, A-6-6, (Mar. 2022). [pdf]
• 谷川貴弘, 迫真太郎, 石浦菜岐佐: "2 値化ニューラルネットワークにおける並列ポップカウンタの効率的 FPGA 実装," 電子情報通信学会総合大会, A-6-7, (Mar. 2022). [pdf]
• 三上啓, 石浦菜岐佐: "RTOS利用システムのフルハードウェア化におけるタスク通知の実装," 電子情報通信学会総合大会, A-6-8, (Mar. 2022). [pdf]

2021

国際会議採録論文 (査読付き)

• N. Ishiura and R. Saimyoji: "Compact FPGA Implementation of Popcounter for BNN Using Linear Feedback Shift Register," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2021), R3-11, pp. 179-180 (Mar. 2021). [pdf]
• W. Nakano, Y. Shinohara, and N. Ishiura: "Full Hardware Implementation of FreeRTOS-Based Real-Time Systems," in Proc. IEEE Region 10 Conference (TENCON 2021), pp. 435-440 (Dec. 2021). [pdf]

研究会等

• 難波学之, 石浦菜岐佐: "データ生成プログラムを利用したデータ構造の推定に基づく変異ベースファジング," 電子情報通信学会技術研究報告, VLD2020-64, (Jan. 2021). [pdf] 情報処理学会 優秀論文賞 (SLDM研究会/DAシンポジウム), 情報処理学会 SLDM 優秀発表学生賞
• 東優花, 石浦菜岐佐: "脆弱性の原因となるコード最適化のバイナリ比較による検出," 電子情報通信学会技術研究報告, VLD2020-65, (Jan. 2021). [pdf]
• 村上大喜, 石浦菜岐佐: "ランダムプログラム生成によるCコンパイラのVRP最適化の性能テスト," 電子情報通信学会技術研究報告, VLD2020-66, (Jan. 2021). [pdf] IEEE CEDA All Japan Joint Chapter Academic Research Award 2021, 情報処理学会 SLDM 優秀発表学生賞
• 六車伊織, 石浦菜岐佐, 安堂拓也, 冨山宏之, 神原弘之: "RTOS 利用システムのフルハードウェア化におけるサービス処理機能の集約," 電子情報通信学会技術研究報告, VLD2020-75, (Mar. 2021). [pdf]
• 中道凌, 石浦菜岐佐, 近藤匠: "汎用高位合成系をバックエンドとする RISC-V 機械語からのバイナリ合成," 情報処理学会 DAシンポジウム 2021, pp. 39-45 (Sept. 2021). [pdf] 情報処理学会 DA シンポジウム 2021 セッション特別賞

大会・口頭発表等

• 南口比呂, 石浦菜岐佐: "RTOS利用システムのフルハードウェア化におけるミューテックスの実装," 電子情報通信学会ソサイエティ大会, A-6-1, (Sept. 2021). [pdf]
• 中原正樹, 石浦菜岐佐: "RTOS 利用システムのフルハードウェア化におけるイベントフラグの実装," 電子情報通信学会ソサイエティ大会, A-6-2, (Sept. 2021). [pdf]
• 牟田亘希, 石浦菜岐佐: "コンパイラのアーキテクチャ依存部の最適化性能のランダムテスト," 電子情報通信学会ソサイエティ大会, A-6-3, (Sept. 2021). [pdf]

2020

研究会等

• 前田紘輝, 石浦菜岐佐: "等価ミュータント生成によるCコンパイラのテストバリエーションの増強," 電子情報通信学会技術研究報告, VLD2019-61, (Jan. 2020). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 樋口瑛子, 石浦菜岐佐, 難波学之: "データ生成プログラムを利用したデータ項目の型推定に基づく変異ベースファジング," 電子情報通信学会技術研究報告, VLD2019-62, (Jan. 2020). [pdf]
• 中野和香子, 石浦菜岐佐, 冨山宏之, 神原弘之: "FreeRTOSを用いたシステムのフルハードウェア合成," 電子情報通信学会技術研究報告, VLD2019-70, (Jan. 2020). [pdf]
• 浜名将輝, 石浦菜岐佐: "RISC-V機械語プログラムからのバイナリ合成," 電子情報通信学会技術研究報告, VLD2019-71, (Jan. 2020). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 大窄直樹, 神原弘之, 石浦菜岐佐: "電流兆候解析に基づくDCモーターのオンライン故障検知," 電子情報通信学会技術研究報告, VLD2019-111, (Mar. 2020). [pdf]
• 若林秀和, 石浦菜岐佐: "プログラマブルSoCにおけるErlangからのハードウェア制御," 電子情報通信学会技術研究報告, VLD2019-114, (Mar. 2020). [pdf]

大会・口頭発表等

• 中道凌, 石浦菜岐佐: "2値化ニューラルネットワークにおけるポップカウントのシフトレジスタ実装," 電子情報通信学会総合大会, A-6-3, (Mar. 2020). [pdf]
• 篠原由季乃, 大迫裕樹, 石浦菜岐佐: "シングルコア向け排他制御記述を含むRTOS利用システムのフルハードウェア化," 電子情報通信学会総合大会, A-6-4, (Mar. 2020). [pdf]
• 吉田直生, 石浦菜岐佐: "等価変換に基づくランダムテストプログラム生成による Java 処理系のテスト," 電子情報通信学会総合大会, A-6-6, (Mar. 2020). [pdf]
• 渡辺裕貴, 石浦菜岐佐: "C コンパイラのテストにおけるエラープログラム最小化への式分解の導入," 電子情報通信学会総合大会, A-6-7, (Mar. 2020). [pdf]

2019

国際会議採録論文 (査読付き)

• S. Ota and N. Ishiura: "Synthesis of Distributed Control Circuits for Dynamic Scheduling across Multiple Dataflow Graphs," in Proc. International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2019), pp. 639-642 (June 2019). [pdf]
• R. Sugimoto and N. Ishiura: "Parameter Embedding for Efficient FPGA Implementation of Binarized Neural Networks," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), R1-9, pp. 41-45 (Oct. 2019). [pdf]
• S. Hamana and N. Ishiura: "Binary Synthesis from RISC-V Executables (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), R3-12, pp. 227-228 (Oct. 2019). [pdf]
• Y. Azuma and N. Ishiura: "Detection of Vulnerability Guard Elimination by Compiler Optimization Based on Binary Code Comparison (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2019), R3-13, pp. 229-230 (Oct. 2019). [pdf]

研究会等

• 大迫裕樹, 石浦菜岐佐, 冨山宏之, 神原弘之: "RTOS を用いたシステムのフルハードウェア実装とその自動化," 電子情報通信学会技術研究報告, VLD2018-122, (Mar. 2019). [pdf]
• 清水遼太朗, 石浦菜岐佐: "Android 仮想マシンのランダムテストにおける命令列生成の強化," 電子情報通信学会技術研究報告, VLD2018-124, (Mar. 2019). [pdf]

大会・口頭発表等

• 神田諭志, 石浦菜岐佐, 西村啓成, 福井昭也: "ミュータント生成に基づくLLVMバックエンドの最適化性能テストにおけるエラー判定の強化," 電子情報通信学会総合大会, A-6-1, (Mar. 2019). [pdf]
• 東 優花, 石浦菜岐佐: "コンパイラの最適化が引き起こす脆弱性ガード消失のバイナリ比較による検出," 電子情報通信学会総合大会, A-20-3, (Mar. 2019). [pdf]

2018

国際会議採録論文 (査読付き)

• W. Nakano and N. Ishiura: "Extended Distributed Control for Dynamic Scheduling across Dataflow Graphs (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2018), R1-7, pp. 35-36 (Mar. 2018). [pdf]
• N. Osako, S. Ota, S. Yura, and N. Ishiura: "High-Level Synthesis of Side Channel Attack Resistant RSA Decryption Circuit (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2018), R2-13, pp. 159-160 (Mar. 2018). [pdf]
• Y. Oosako, N. Ishiura, H. Tomiyama, and H. Kanbara: "Synthesis of Full Hardware Implementation of RTOS-Based Systems," in Proc. International Symposium on Rapid System Prototyping (RSP 2018), pp. 1-7 (Oct. 2018). [pdf]
• S. Takakura, M. Iwatsuji, and N. Ishiura: "Extending Equivalence Transformation Based Program Generator for Random Testing of C Compilers," in Proc. ACM SIGSOFT International Workshop on Automating TEST Case Design, Selection, and Evaluation (A-TEST 2018), pp. 9-15 (Nov. 2018). [pdf]
• K. Kitaura and N. Ishiura: "Random Testing of Compilers' Performance Based on Mixed Static and Dynamic Code Comparison," in Proc. ACM SIGSOFT International Workshop on Automating TEST Case Design, Selection, and Evaluation (A-TEST 2018), pp. 38-44 (Nov. 2018). [pdf]

研究会等

• 東香実, 浜名将輝, 若林秀和, 石浦菜岐佐, 吉田信明, 神原弘之: "Erlangからの高位合成のためのメモリ分散アーキテクチャ," 電子情報通信学会技術研究報告, VLD2017-75, (Jan. 2018). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 岩辻光功, 石浦菜岐佐: "等価変換に基づくCコンパイラテストシステムにおける制御文生成の強化," 電子情報通信学会技術研究報告, VLD2017-87, (Jan. 2018). [pdf]
• 田中健司, 石浦菜岐佐, 西村啓成, 福井昭也: "LLVMバックエンドの最適化性能テストのミュータント生成," 電子情報通信学会技術研究報告, VLD2017-88, (Jan. 2018). [pdf]
• 池尾弘史, 清水遼太郎, 石浦菜岐佐: "正当なDEXファイルの生成によるAndroid仮想マシンのランダムテスト," 電子情報通信学会技術研究報告, VLD2017-95, (Feb. 2018). [pdf]
• 高倉 正悟, 岩辻光功, 石浦菜岐佐: "等価変換に基づく C コンパイラのランダムテストにおける制御文およびデータ型の拡張," 情報処理学会 DAシンポジウム 2018, pp. 9-14 (Aug. 2018). [pdf]

大会・口頭発表等

• R. Sugimoto and N. Ishiura: "Parameter Embedding for FPGA Implementation of Binarized Neural Networks," Proc. IEICE Society Confenrece 2018, A-6-1, (Sept. 2018). [pdf]
• 村上大喜, 北浦幸太, 石浦菜岐佐: "コンパイラの最適化性能テストのためのリターゲッタブルアセンブリコード比較," 電子情報通信学会ソサイエティ大会, A-6-2, (Sept. 2018). [pdf]
• 柴田敦也, 大迫裕樹, 東香実, 中野和香子, 神原弘之: "8, 16, 32 ビットのプロセッサを搭載した教育用計算機: KR-CHIP," 情報処理学会関西支部大会, A-101, (Sept. 2018). [pdf]

2017

論文誌等採録論文

• Y. Hibino, H. Ikeo, and N. Ishiura: "CF3: Test Suite for Arithmetic Optimization of C Compilers (letter)", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E100-A, no. 7, pp. 1511-1512 (July 2017). [link]

国際会議採録論文 (査読付き)

• K. Hayashi and N. Ishiura: "Randomizing Cache Index Generation for FPGA Implementation," in Proc. International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2017), pp. 330-332 (July 2017). [pdf]
• K. Azuma, N. Ishiura, N. Yoshida, and H. Kanbara: "Distributed Memory Architecture for High-Level Synthesis of Embedded Controllers from Erlang," in Proc. ACM SIGPLAN International Workshop on Erlang 2017, pp. 13-19 (Sept. 2017). [pdf]
• N. Ito, Y. Oosako, N. Ishiura, H. Tomiyama, and H. Kanbara: "Binary Synthesis Implementing External Interrupt Handler as Independent Module," in Proc. International Symposium on Rapid System Prototyping (RSP 2017), pp. 92-98 (Oct. 2017). [pdf]
• M. Shimizu, N. Ishiura, S. Ota, and W. Nakano: "Speculative Execution in Distributed Controllers for High-Level Synthesis," in Proc. International Symposium on Rapid System Prototyping (RSP 2017), pp. 99-105 (Oct. 2017). [pdf]

研究会等

• 北浦幸太, 石浦菜岐佐: "アセンブリコードおよび実行時間の比較に基づくCコンパイラの最適化のランダムテスト," 情報処理学会 DAシンポジウム 2017, pp. 39-44 (Aug. 2017). [pdf]

大会・口頭発表等

• 大迫裕樹, 石浦菜岐佐, 神原弘之, 冨山宏之: "RTOS を用いたシステムの高位合成によるフルハードウェア化," 組込みシステム技術に関するサマーワークショップ (SWEST), RS-6, (Aug. 2017). [pdf]
• 浜名将輝, 石浦菜岐佐, 吉田信明, 神原弘之: "Erlang からの高位合成のためのライブラリモジュールの回路規模削減," 電子情報通信学会ソサイエティ大会, A-6-2, (Sept. 2017). [pdf]
• 若林秀和, 石浦菜岐佐, 吉田信明, 神原弘之: "Erlang からの高位合成のための関数レベル並列化," 電子情報通信学会ソサイエティ大会, A-6-3, (Sept. 2017). [pdf]
• 中野和香子, 石浦菜岐佐: "分散制御による動的スケジューリングの適用範囲の拡大," 電子情報通信学会ソサイエティ大会, A-6-4, (Sept. 2017). [pdf]
• 前田紘輝, 石浦菜岐佐: "C コンパイラのランダムテストにおける非実行パス上の被代入変数の参照の導入," 電子情報通信学会ソサイエティ大会, A-6-5, (Sept. 2017). [pdf]
• 樋口瑛子, 石浦菜岐佐: "コンパイラの最適化性能テストにおける畳み込み可能な部分式のトップダウン生成," 電子情報通信学会ソサイエティ大会, A-6-6, (Sept. 2017). [pdf]
• 大窄直樹, 石浦菜岐佐: "モンゴメリ法及び並列化を適用した耐サイドチャネル攻撃RSA復号回路の高位合成," 電子情報通信学会ソサイエティ大会, A-7-1, (Sept. 2017). [pdf]
• 東香実, 大迫裕樹, 柴田敦也, 神原弘之, 國枝義敏: "教育用16bitプロセッサ KUECHIP-3F の開発," 情報処理学会関西支部大会, A-04, (Sept. 2017). [pdf]

2016

論文誌等採録論文

• A. Hashimoto and N. Ishiura: "Detecting Arithmetic Optimization Opportunities for C Compilers by Randomly Generated Equivalent Programs," IPSJ Transactions on System LSI Design Methodology, vol. 9, pp. 21-29 (Feb. 2016). [link] TSLDM Best Paper Award

解説等

• 石浦菜岐佐: "コンパイラのファジング," 電子情報通信学会 Fundamentals Review, vol. 9, no. 3, pp. 188-196 (Jan. 2016). [link]

国際会議採録論文 (査読付き)

• D. Fujiwara, N. Ishiura, R. Sakai, R. Aoki, and T. Ogawara: "Reverse Engineering from Mainframe Assembly to C Codes in Legacy Migration," in Proc. International Conference on Enterprise Architecture and Information Systems (EAIS 2016), pp. 1058-1063 (July 2016). [pdf]
• M. Iwatsuji, A. Hashimoto, and N. Ishiura: "Detecting Missed Arithmetic Optimization in C Compilers by Differential Random Testing (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), R1-1, pp. 2-3 (Oct. 2016). [pdf]
• K. Tanaka, N. Ishiura, M. Nishimura, and A. Fukui: "Random Testing Back-end of Compiler Infrastructure LLVM (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), R2-1, pp. 88-89 (Oct. 2016). [pdf]
• M. Shimizu and N. Ishiura: "Extending Distributed Control for High-Level Synthesis beyond Borders of Basic Blocks," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), R3-1, pp. 172-177 (Oct. 2016). [pdf]
• H. Takebayashi, N. Ishiura, K. Azuma, N. Yoshida, and H. Kanbara: "High-Level Synthesis of Embedded Systems Controller from Erlang," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), R4-2, pp. 285-290 (Oct. 2016). [pdf]
• N. Ishiura and Y. Oosako: "Introducing Real Constraints in Partitioned ILP-Based Biding in High-Level Synthesis (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2016), R4-5, pp. 303-304 (Oct. 2016). [pdf]
• K. Nakamura and N. Ishiura: "Random Testing of C Compilers Based on Test Program Generation by Equivalence Transformation," in Proc. Asia and Pacific Conference on Circuits and Systems (APCCAS 2016), pp. 676-679 (Oct. 2016). [pdf]

研究会等

• 藤原大輔, 石浦菜岐佐, 酒井崚, 青木領, 小河原隆史: "レガシーマイグレーションにおけるメインフレームアセンブリのC言語への変換," 電子情報通信学会技術研究報告, VLD2015-104, (Jan. 2016). [pdf]
• 伊藤直也, 石浦菜岐佐, 冨山宏之, 神原弘之: "割込みハンドラを独立したモジュールとして実装するバイナリ合成," 電子情報通信学会技術研究報告, VLD2015-106, (Jan. 2016). [pdf]
• 中村和博, 石浦菜岐佐: "等価変換に基づくテストプログラム生成を用いたCコンパイラのランダムテスト," 電子情報通信学会技術研究報告, VLD2015-112, (Feb. 2016). [pdf]
• 竹林陽, 石浦菜岐佐, 東香実, 吉田信明, 神原弘之: "Erlang による組込みシステムの制御記述からの高位合成," 電子情報通信学会技術研究報告, VLD2015-114, (Feb. 2016). [pdf]
• 清水美帆, 石浦菜岐佐: "不定サイクル演算に対応した分散制御における投機的実行," 情報処理学会 DAシンポジウム 2016, pp. 56-61 (Sept. 2016). [pdf] 情報処理学会 SLDM 優秀発表学生賞

大会・口頭発表等

• 田中健司, 石浦菜岐佐, 西村啓成, 福井昭也: "コンパイラ基盤 LLVM バックエンドのランダムテスト," 電子情報通信学会総合大会, A-6-9, (Mar. 2016). [pdf]
• 東香実, 石浦菜岐佐, 竹林陽, 吉田信明, 神原弘之: "Erlang による組込みシステムの制御記述とその高位合成 (ポスター発表)", 組込みシステム技術に関するサマーワークショップ (SWEST), R-10, (Aug. 2016). [pdf] SWEST18 ベストポスター賞 ゴールド
• 太田小百合, 由良駿, 石浦菜岐佐: "電力解析攻撃/故障利用攻撃耐性RSA 復号回路の高位合成," 電子情報通信学会ソサイエティ大会, A-6-6, (Sept. 2016). [pdf]
• 大迫裕樹, 石浦菜岐佐: "高位合成のバインディングの整数線形計画法による分割解法における実数制約の導入," 電子情報通信学会ソサイエティ大会, A-6-7, (Sept. 2016). [pdf]
• 高倉正悟, 石浦菜岐佐: "等価変換に基づくCコンパイラのランダムテストにおける変数の複数回参照の導入," 電子情報通信学会ソサイエティ大会, A-6-10, (Sept. 2016). [pdf]
• 清水遼太朗, 池尾弘史, 石浦菜岐佐: "コンパイラのランダムテストシステムOrange3の拡張によるJava処理系のテスト," 電子情報通信学会ソサイエティ大会, A-6-11, (Sept. 2016). [pdf]
• 北浦幸太, 岩辻光功, 石浦菜岐佐: "Cコンパイラの最適化のリグレッションテストのためのアセンブリコード比較法," 電子情報通信学会ソサイエティ大会, A-6-12, (Sept. 2016). [pdf]
• 大迫裕樹, 神原弘之, 石浦菜岐佐: "割り込み駆動のモータ制御プログラムからの高位合成," 情報処理学会関西支部大会, A-01, (Sept. 2016). [pdf]
• 清水美帆, 吉田信明, 田中正之, 和田晴太郎: "オープンソースソフトウェアを活用したアジアゾウの行動取得システム," 第19回SAGAシンポジウム, (Nov. 2016). [pdf]

2015

国際会議採録論文 (査読付き)

• N. Ito, N. Ishiura, H. Tomiyama, and H. Kanbara: "High-Level Synthesis from Programs with External Interrupt Handling," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2015), R1-3, pp. 10-15 (Mar. 2015). [pdf]
• K. Nakamura and N. Ishiura: "Introducing Loop Statements in Random Testing of C Compilers Based on Expected Value Calculation (short paper)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2015), R3-3, pp. 226-227 (Mar. 2015). [pdf]
• T. Saeki, J. Goto, and N. Ishiura: "Exploring Parameter-Type Compiler Options for Accelerating Program Execution," in Proc. International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2015), pp. 725-727 (July 2015). [pdf]

研究会等

• 日比野佑亮, 石浦菜岐佐: "Cコンパイラの算術最適化を対象としたテストスイートCF3," 電子情報通信学会技術研究報告, VLD2014-130, (Jan. 2015). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 橋本淳史, 石浦菜岐佐: "ランダムテストによるCコンパイラの算術最適化機会の検出," 電子情報通信学会技術研究報告, VLD2014-139, (Jan. 2015). [pdf] 情報処理学会 コンピュータサイエンス領域奨励賞, 情報処理学会 SLDM 優秀発表学生賞
• 清水美帆, 石浦菜岐佐: "高位合成における分散制御のデータフローグラフ境界を越えた拡張," 電子情報通信学会技術研究報告, VLD2015-61, (Dec. 2015). [pdf]
• 後藤潤哉, 石浦菜岐佐: "キャッシュヒット率の向上のための基本ブロックのアドレスオフセットの探索," 電子情報通信学会技術研究報告, VLD2015-74, (Dec. 2015). [pdf]

大会・口頭発表等

• 由良駿, 中橋昌俊, 石浦菜岐佐: "算術式の解析木の導出に基づくCコンパイラのランダムテスト," 電子情報通信学会総合大会, AS-1-4, (Mar. 2015). [pdf]
• 岩辻光功, 橋本淳史, 石浦菜岐佐: "差分ランダムテストに基づくコンパイラの最適化機会の検出," 電子情報通信学会ソサイエティ大会, A-3-1, (Sept. 2015). [pdf]
• 池尾弘史, 石浦菜岐佐: "C コンパイラ用テストスイート CF3 の検出能力向上," 電子情報通信学会ソサイエティ大会, A-3-2, (Sept. 2015). [pdf]
• 林憲太郎, 平見健太, 石浦菜岐佐: "オフセット探索のためのキャッシュシミュレーションの二分決定グラフによる高速化," 電子情報通信学会ソサイエティ大会, A-3-3, (Sept. 2015). [pdf]
• 東香実, 石浦菜岐佐: "バイナリ合成における回路規模削減のための状態およびマルチプレクサ制御信号の符号化," 電子情報通信学会ソサイエティ大会, A-3-4, (Sept. 2015). [pdf]
• 伊藤直也, 竹林陽, 神原弘之, 石浦菜岐佐: "多倍長整数演算ライブラリをリンクしたバイナリコードからのRSA暗号回路の高位合成," 情報処理学会関西支部大会, A-04, (Sept. 2015). [pdf]

2014

論文誌等採録論文

• E. Nagai, A. Hashimoto, and N. Ishiura: "Reinforcing Random Testing of Arithmetic Optimization of C Compilers by Scaling up Size and Number of Expressions," IPSJ Transactions on System LSI Design Methodology, vol. 7, pp. 91-100 (Aug. 2014). [link]

国際会議採録論文 (査読付き)

• N. Ishiura, H. Kanbara, and H. Tomiyama: "ACAP: Binary Synthesizer Based on MIPS Object Codes," in Proc. International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2014), pp. 725-728 (July 2014). [pdf]

研究会等

• 山下真司, 石浦菜岐佐: "不定サイクル演算に対応した分散制御における動的演算バインディング," 電子情報通信学会技術研究報告, VLD2013-128, (Jan. 2014). [pdf]
• 福本貴之, 石浦菜岐佐: "PerlのためのCUDAバインディングフレームワークPerCUDA," 電子情報通信学会技術研究報告, VLD2013-132, (Jan. 2014). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 田村真平, 石浦菜岐佐, 神原弘之, 冨山宏之: "CPU密結合型アクセラレータの機械語プログラムからの自動合成," 電子情報通信学会技術研究報告, VLD2013-133, (Jan. 2014). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 伊藤直也, 石浦菜岐佐, 冨山宏之, 神原弘之: "外部割込みのハンドラを含むプログラムからの高位合成," 情報処理学会 DAシンポジウム 2014, pp. 121-126 (Aug. 2014). [pdf] 情報処理学会 コンピュータサイエンス領域奨励賞, 情報処理学会 SLDM 優秀発表学生賞

大会・口頭発表等

• 竹林陽, 伊藤直也, 田村真平, 神原弘之, 石浦菜岐佐: "高位合成系ACAPを用いたモーターの浮動小数点モデルのFPGA上での実行," 情報処理学会関西支部大会, A-02, (Sept. 2014). [pdf] 情報処理学会関西支部 2014年度支部大会 学生奨励賞
• 清水美帆, 石浦菜岐佐: "不定サイクル演算に対応した分散制御のための状態符号化の検討," 電子情報通信学会ソサイエティ大会, A-3-14, (Sept. 2014). [pdf]
• 後藤潤哉, 石浦菜岐佐: "パラメータ型オプションを含むコンパイラの最適化オプションセット探索によるプログラムの高速化," 電子情報通信学会ソサイエティ大会, A-3-15, (Sept. 2014). [pdf]
• 藤原大輔, 石浦菜岐佐: "LLVMバックエンド用テストプログラムのテンプレート記述," 電子情報通信学会ソサイエティ大会, A-3-16, (Sept. 2014). [pdf]
• 中村和博, 石浦菜岐佐: "Cコンパイラの関数呼び出し規約のランダムテストにおけるエラープログラムの最小化," 電子情報通信学会ソサイエティ大会, A-3-17, (Sept. 2014). [pdf]

2013

国際会議採録論文 (査読付き)

• E. Nagai, A. Hashimoto, and N. Ishiura: "Scaling up Size and Number of Expressions in Random Testing of Arithmetic Optimization of C Compilers," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2013), R2-3, pp. 88-93 (Oct. 2013). [pdf]

研究会等

• 永井絵里子, 橋本淳史, 石浦菜岐佐: "Ｃコンパイラの算術最適化のランダムテストにおける式生成の強化," 電子情報通信学会技術研究報告, VLD2012-117, (Jan. 2013). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 佐竹俊亮, 石浦菜岐佐, 田村真平, 神原弘之, 冨山宏之: "機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ," 電子情報通信学会技術研究報告, VLD2012-119, (Jan. 2013). [pdf]

大会・口頭発表等

• 大城亮, 石浦菜岐佐: "関数毎のプラグマ指定によるコンパイラの最適化オプションセット探索," 情報処理学会全国大会, 4A-8, (Mar. 2013). [pdf]
• 竹林陽, 石浦菜岐佐, 冨山宏之, 神原弘之: "再リンク可能なハードウェアを合成する高位合成系の実装," 電子情報通信学会ソサイエティ大会, A-3-7, (Sept. 2013). [pdf]
• 伊藤直也, 石浦菜岐佐, 冨山宏之, 神原弘之: "CPUとハードウェアアクセラレータの実行切替えの高速化," 電子情報通信学会ソサイエティ大会, A-3-8, (Sept. 2013). [pdf]
• 橋本淳史, 石浦菜岐佐: "Cコンパイラの算術最適化のランダムテストにおける浮動小数点演算の導入," 電子情報通信学会ソサイエティ大会, A-3-9, (Sept. 2013). [pdf]

2012

国際会議採録論文 (査読付き)

• T. Kumura, S. Taga, N. Ishiura, Y. Takeuchi, and M. Imai: "Automatic Generation of GNU Binutils and GDB for Custom Processors Based on Plug-in Method," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2012), R1-8, pp. 36-41 (Mar. 2012). [pdf]
• T. Fukumoto, K. Morimoto, and N. Ishiura: "Accelerating Regression Test of Compilers by Test Program Merging," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2012), R1-9, pp. 42-47 (Mar. 2012). [pdf]
• E. Nagai, H. Awazu, N. Ishiura, and N. Takeda: "Random Testing of C Compilers Targeting Arithmetic Optimization," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2012), R1-10, pp. 48-53 (Mar. 2012). [pdf]
• T. Kumura, Y. Nakamura, N. Ishiura, Y. Takeuchi, and M. Imai: "Model Based Parallelization from the Simulink Models and Their Sequential C Code," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2012), R2-8, pp. 186-191 (Mar. 2012). [pdf]

研究会等

• 高島史明, 石浦菜岐佐, 織野真琴, 冨山宏之, 神原弘之: "アセンブリコードを中間表現とする高位合成における関数の併合," 電子情報通信学会技術研究報告, VLD2010-106, (Jan. 2012). [pdf] 情報処理学会 SLDM 優秀発表学生賞
• 織野真琴, 石浦菜岐佐, 冨山宏之, 高島史明, 神原弘之: "ソフトウェアと再リンク可能なハードウエアの高位合成," 電子情報通信学会技術研究報告, VLD2011-107, (Jan. 2012). [pdf]

2011

研究会等

• 曽根康介, 石浦菜岐佐: "高位合成における可変スケジューリングの近似手法," 電子情報通信学会技術研究報告, VLD2010-90, (Jan. 2011). [pdf]
• 森本和志, 石浦菜岐佐, 内山裕貴, 引地信之: "プログラム併合によるコンパイラのリグレッションテストの高速化," 電子情報通信学会技術研究報告, VLD2010-94, (Jan. 2011). [pdf] 情報処理学会 SLDM 優秀発表学生賞, 情報処理学会 システムLSI設計技術研究会優秀論文賞
• 多賀惣一朗, 久村孝寛, 石浦菜岐佐, 武内良典, 今井正治: "プラグイン方式に基づくBinutilsおよびGDBの自動リターゲッティング," 電子情報通信学会技術研究報告, VLD2010-95, (Jan. 2011). [pdf]
• 石浦菜岐佐, 牧野光則, 宇佐美公良, 山田功, 平石邦彦, 山口真悟, 中村正樹: "[パネル討論] システムと信号処理サブソの新たな展開を目指して," 電子情報通信学会技術研究報告, CAS2011-22 VLD2011-29, SIP2011-51, MSS2011-22, (June 2011). [pdf]

大会・口頭発表等

• 永井絵里子, 石浦菜岐佐: "Cコンパイラの算術式を対象としたランダムテストにおけるエラープログラムの最小化," 電子情報通信学会ソサイエティ大会, A-3-4, (Sept. 2011). [pdf]
• 福本貴之, 石浦菜岐佐: "併合したCコンパイラ用テストスイートにおけるエラープログラムの同定," 電子情報通信学会ソサイエティ大会, A-3-5, (Sept. 2011). [pdf]
• 田村真平, 丸谷亮祐, 石浦菜岐佐: "高位合成のバインディングにおける演算器の部分共有," 電子情報通信学会ソサイエティ大会, A-3-6, (Sept. 2011). [pdf]
• 大城亮, 石浦菜岐佐: "メモリ使用量最小化を目的としたコンパイラの最適化オプションセットの探索," 電子情報通信学会ソサイエティ大会, A-3-14, (Sept. 2011). [pdf]

2010

論文誌等採録論文

• M. Imai, Y. Takeuchi, K. Sakanushi, and N. Ishiura: "Advantage and Possibility of Application-domain Specific Instruction-set Processor (ASIP)", IPSJ Transactions on System LSI Design Methodology, vol. 3, pp. 161-178 (Aug. 2010). [pdf]
• T. Kumura, S. Taga, N. Ishiura, Y. Takeuchi, and M. Imai: "Software Development Tool Generation Method Suitable for Instruction Set Extension of Embedded Processors," IPSJ Transactions on System LSI Design Methodology, vol. 3, pp. 207-221 (Aug. 2010). [pdf]

研究会等

• 戸田勇希, 石浦菜岐佐, 神原弘之, 冨山宏之: "CPUと密に結合したコプロセッサに基づくハードウェア/ソフトウェア協調設計," 情報処理学会研究報告, 2010-ARC-187-16/2010-EMB-15-16, (Jan. 2010). [pdf]
• 久村孝寛, 多賀惣一朗, 石浦菜岐佐, 武内良典, 今井正治: "組込みプロセッサの命令セット拡張に適したソフトウェア開発ツール生成手法," 電子情報通信学会技術研究報告, VLD2009-120, (Mar. 2010). [pdf]
• 入谷賢孝, 池上達也, 石浦菜岐佐, 神原弘之, 冨山宏之: "MIPS アセンブリを中間表現とする高位合成システムの実装," 情報処理学会研究報告, 2010-SLDM-144-58/2010-EMB-16-58, (Mar. 2010). [pdf]

大会・口頭発表等

• 森本和志, 内山裕貴, 石浦菜岐佐, 引地信之: "C コンパイラ用テストスイート生成システムtestgen2," 情報処理学会関西支部大会, A-6, (Sept. 2010). [pdf]

2009

国際会議採録論文 (査読付き)

• Y. Toda, N. Ishiura, and K. Sone: "Static Scheduling of Dynamic Execution for High-Level Synthesis," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2009), pp. 107-112 (Mar. 2009). [pdf] Outstanding Paper Award

研究会等

• 石守祥之, 石浦菜岐佐, 冨山宏之, 神原弘之: "高位合成システムCCAPのAMPマルチコアシステム設計のための拡張," 電子情報通信学会技術研究報告, VLD2008-105/CPSY2008-67/RECONF2008-69, pp. 81-86 (Jan. 2009). [pdf]
• 山本哲也, 石浦菜岐佐, 久村孝寛, 池川将夫, 今井正治: "VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング," 電子情報通信学会技術研究報告, VLD2008-126, pp. 1-6 (Mar. 2009). [pdf]
• 粟津裕亘, 石浦菜岐佐: "算術式の最適化を対象としたCコンパイラのランダムテスト," 電子情報通信学会技術研究報告, VLD2008-127, pp. 7-10 (Mar. 2009). [pdf]

大会・口頭発表等

• 曽根康介, 石浦菜岐佐, 入谷賢孝, 戸田勇希: "高位合成における可変スケジューリングの近似アルゴリズム," 情報処理学会関西支部大会, A-6, (Sept. 2009). [pdf]
• 神原弘之, 金城良太, 戸田勇希, 矢野正治, 小柳滋: "パイプラインプロセッサを理解するための教材 RUE-CHIP1," 情報処理学会関西支部大会, A-9, (Sept. 2009). [pdf]
• 武田直哉, 粟津裕亘, 石浦菜岐佐: "定数畳み込みを対象としたC コンパイラのランダムテスト," 情報処理学会関西支部大会, A-13, (Sept. 2009). [pdf]

2008

論文誌等採録論文

• M. Nishimura, N. Ishiura, Y. Ishimori, H. Kanbara, and H. Tomiyama: "High-level synthesis of software function Calls (Letter)", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E91-A, no. 12, pp. 3556-3558 (Dec. 2008). [pdf]

研究会等

• 吉田昌平, 久村孝寛，石浦菜岐佐，池川将夫，今井正治: "コンフィギュラブルプロセッサの命令セット拡張に対応した GCC の自動生成," 情報処理学会研究報告, 2008-ARC-176/2008-EMB-7, pp. 29-34 (Jan. 2008). [pdf]
• 森本剛徳, 久村孝寛，石浦菜岐佐，池川将夫，今井正治: "ソフトウェア開発環境自動構築ツールArchCのVLIW拡張," 電子情報通信学会技術研究報告, VLD2007-134/CPSY2007-77/RECONF2007-80, pp. 95-100 (Jan. 2008). [pdf]
• 戸田勇希，石浦菜岐佐，曽根康介: "不定サイクル演算を考慮した高位合成の可変スケジューリング・バインディング," 電子情報通信学会技術研究報告, VLD2008-83/DC2008-51, pp. 139-144 (Nov. 2008). [pdf]

大会・口頭発表等

• 戸田勇希, 石浦菜岐佐, 曽根康介: "不定サイクル演算を考慮した高位合成のスケジューリング," 電子情報通信学会ソサイエティ大会, AS-1-1, (Sept. 2008). [pdf]
• 石守祥之, 石浦菜岐佐, 西村啓成, 神原弘之, 冨山宏之: "入力プログラムと中間表現の実行に基づく高位合成システムのテスト," 電子情報通信学会ソサイエティ大会, AS-1-2, (Sept. 2008). [pdf]
• 池上達也, 石浦菜岐佐: "MIPS アセンブリを中間表現とする高位合成," 情報処理学会関西支部大会, A-3, (Oct. 2008). [pdf]

2007

国際会議採録論文 (査読付き)

• H. Kanbara, T. Nakatani, N. Umehara, N. Ishiura, and H. Tomiyama: "Speed Improvement of AES Encryption Using Hardware Accelerators Synthesized by C Compatible Architecture Prototyper (CCAP)", in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2007), pp. 130-134 (Oct. 2007). [pdf]
• M. Nishimura, N. Ishiura, Y. Ishimori, H. Kanbara, and H. Tomiyama: "Calling Software Functions from Hardware Functions in High-Level Synthesizer CCAP," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2007), pp. 357-360 (Oct. 2007). [pdf]

研究会等

• 小林涼, 益井勇気, 石浦菜岐佐: "準ブール充足可能性判定によるクラスタ型 VLIW DSP の最適コードスケジューリング," 電子情報通信学会技術研究報告, VLD2006-94/CPSY2006-65/RECONF2006-65, pp. 1-5 (Jan. 2007). [pdf]
• 内山裕貴, 引地信之, 石浦菜岐佐, 永松祐二: "C コンパイラ用テストスイートおよびその生成ツール testgen," 電子情報通信学会技術研究報告, VLD2006-95/CPSY2006-66/RECONF2006-66, pp. 7-11 (Jan. 2007). [pdf]
• 神原弘之, 梅原直人, 中谷嵩之, 石浦菜岐佐, 冨山宏之: "高位合成処理システム CCAP を用いた AES 暗号処理の高速化," 情報処理学会研究報告, 2007-ARC-171/2007-EMB-3, pp. 7-12 (Jan. 2007). [pdf]
• 西村啓成, 石浦菜岐佐, 石守祥之, 神原弘之, 冨山宏之: "高位合成システム CCAP におけるハードウェア関数からのソフトウェア関数の呼び出し," 情報処理学会研究報告, 2007-ARC-171/2007-EMB-3, pp. 13-18 (Jan. 2007). [pdf]
• (モデレータ) 福井正博, (パネリスト) 石浦菜岐佐, 泉知論, 山田晃久: "【パネル討論】高位合成を有効活用するか？活用をあきらめるか？," 情報処理学会研究報告, 2007-SLDM-130, p. 31 (May 2007). [pdf]
• 益井勇気, 石浦菜岐佐: "VLIW型DSPのコード最適化のためのサイクル分割スケジューリング," 電子情報通信学会研究報告, VLD2007-102,DC2007-57, pp. 79-84 (Nov. 2007). [pdf]
• 野垣内聡, 石浦菜岐佐, 今井正治: "VLIW型プロセッサ用リターゲッタブル・リニアアセンブラ," 電子情報通信学会技術研究報告, VLD2007-103/DC2007-58, pp. 85-90 (Nov. 2007). [pdf]

大会・口頭発表等

• 野垣内聡, 石浦菜岐佐, 今井正治: "VLIW型DSP用リターゲッタブル・リニアアセンブラの構成," 情報処理学会関西支部大会, C-5, (Oct. 2007). [pdf]
• 益井勇気, 石浦菜岐佐: "分割スケジューリングによるクラスタ型VLIW DSPのコード生成," 情報処理学会関西支部大会, C-6, (Oct. 2007). [pdf]
• 戸田勇希, 石浦菜岐佐: "不定サイクル演算を考慮した高位合成の動的スケジューリング," 情報処理学会関西支部大会, C-10, (Oct. 2007). [pdf]

2006

国際会議採録論文 (査読付き)

• M. Nishimura, K. Nishiguchi, N. Ishiura, H. Kanbara, H. Tomiyama, Y. Takatsukasa, and M. Kotani: "High-level synthesis of variable accesses and function calls in software compatible hardware synthesizer CCAP," in Proc. the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2006), pp. 29-34 (Apr. 2006). [pdf]

研究会等

• 永松祐二, 石浦菜岐佐, 引地信之: "命令セット拡張に対する GCC 及び GNU Tool Chain のリターゲッティング," 電子情報通信学会技術研究報告, VLD2005-103/CPSY2005-59/RECONF2005-92, pp. 37-41 (Jan. 2006). [pdf]

大会・口頭発表等

• 小林涼, 益井勇気, 石浦菜岐佐: "準ブール充足可能性判定による TMS320C62x DSP の最適コードスケジューリング," 情報処理学会関西支部大会, C-4, (Oct. 2006). [pdf]
• 西村啓成, 石浦菜岐佐, 石守祥之, 神原弘之, 冨山宏之: "高位合成システムCCAPにおけるハードウェア関数からのソフトウェア関数の呼び出し," 情報処理学会関西支部大会, C-5, (Oct. 2006).
• 石守祥之, 奥野裕, 石浦菜岐佐, 西村啓成, 神原弘之, 冨山宏之: "Cプログラムと中間表現の実行比較に基づく高位合成システムCCAPのテスト," 情報処理学会関西支部大会, C-6, (Oct. 2006).

2005

研究会等

• 平岡佑介, 石浦菜岐佐, 今井正治: "プロセッサ仕様記述からの命令依存距離抽出," 電子情報通信学会技術研究報告, VLD2004-119/CPSY2004-85, pp. 55-60 (Jan. 2005). [pdf]
• 岸本充司, 石浦菜岐佐, 益井勇気, 今井正治: "リターゲッタブル・コンパイラのための命令パターン生成," 電子情報通信学会技術研究報告, VLD2004-120/CPSY2004-86, pp. 61-66 (Jan. 2005). [pdf]
• 西口健一, 石浦菜岐佐, 西村啓成, 神原弘之, 冨山宏之, 高務祐哲, 小谷学: "ソフトウェア互換ハードウェアを合成する高位合成システム CCAP における変数と関数の扱い," 電子情報通信学会技術研究報告, VLD2005-79/ICD2005-174/DC2005-56, pp. 19-24 (Dec. 2005). [pdf]

大会・口頭発表等

• 西村啓成, 石浦菜岐佐, 西口健一, 高務祐哲, 神原弘之, 冨山宏之, 小谷学: "ソフトウェア互換ハードウェアの高位合成におけるグローバル変数とローカル配列の扱い," 情報処理学会関西支部大会, C-4, (Oct. 2005).
• 西口健一, 石浦菜岐佐, 西村啓成, 神原弘之, 高務祐哲, 冨山宏之, 小谷学: "メモリ空間の共有に基づく関数呼出しの高位合成," 情報処理学会関西支部大会, C-5, (Oct. 2005).
• 永松祐二, 石浦菜岐佐, 引地信之: "命令セット拡張に対するクロス開発環境の構築," 情報処理学会関西支部大会, C-11, (Oct. 2005).
• 内山祐貴, 引地信之, 永松祐二, 石浦菜岐佐: "Cコンパイラ用テストスイートおよびその生成ツール," 情報処理学会関西支部大会, C-12, (Oct. 2005). [pdf]

2004

大会・口頭発表等

• 平岡佑介, 石浦菜岐佐, 今井正治: "フォワーディングを考慮した命令依存距離の抽出," 情報処理学会関西支部大会, C-2, (Oct. 2004). [pdf]
• 岸本充司, 石浦菜岐佐, 今井正治: "リターゲッタブル・コンパイラのための命令パターン生成," 情報処理学会関西支部大会, C-3, (Oct. 2004). [pdf]

2002

国際会議採録論文 (査読付き)

• N. Ishiura and T. Watanabe: "Datapath oriented codesign method of application specific DSPs using retargetable compiler," in Proc. IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2002), vol. 1, pp. 55-58 (Dec. 2002).

2001

論文誌等採録論文

• T. Watanabe and N. Ishiura: "Register constraint analysis to minimize spill code for application specific DSPs (Letter)", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E84-A, no. 6, pp. 1541-1544 (June 2001). [pdf]

2000

論文誌等採録論文

• M. Takahashi, N. Ishiura, A. Yamada, and T. Kambe: "Thread composition method for hardware compiler Bach maximizing resource sharing among processes," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E83-A, no. 12, pp. 2456-2463 (Dec. 2000).

国際会議採録論文 (査読付き)

• M. Takahashi, N. Ishiura, A. Yamada, and T. Kambe: "Thread partitioning method for hardware compiler Bach," in Proc. Asia and South Pacific Design Automation Conference 2000 (ASP-DAC 2000), pp. 303-308 (Jan. 2000).
• N. Ishiura, T. Watanabe, and M. Yamaguchi: "A code generation method for datapath oriented application specific processor design," in Proc. Workshop on Synthesis And System Integration of Mixed Technologies (SASIMI 2000), pp. 71-78 (Apr. 2000).

研究会等

• 渡辺辰雄, 石浦菜岐佐, 山口雅之: "特定用途向けDSPのデータパス指向強調設計におけるコード生成手法," 電子情報通信学会第 13 回回路とシステム軽井沢ワークショップ, pp. 539-544 (Apr. 2000).
• 渡辺辰雄, 石浦菜岐佐: "特定用途向けDSP用リターゲッタブルコンパイラによるデータパス指向強調設計手法," 信学技報, VLD2000-89/ICD2000-146/FTS2000-54, pp. 119-124 (Nov. 2000).

1999

国際会議採録論文 (査読付き)

• N. Ishiura and M. Yamaguchi: "Operation binding for retargetable compilers minimizing clock cycles," in Proc. International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC '99), pp. 705-708 (July 1999).

研究会等

• 高橋瑞樹, 石浦菜岐佐, 山田晃久, 神戸尚志: "ハードウェアコンパイラBachにおけるスレッド分割手法," 電子情報通信学会第 12 回回路とシステム軽井沢ワークショップ, pp. 103-108 (Apr. 1999).
• 渡辺辰雄, 石浦菜岐佐, 山口雅之: "非直行なデータパスに対するリターゲッタブルコンパイラのスケジューリング手法," 電子情報通信学会第 12 回回路とシステム軽井沢ワークショップ, pp. 109-114 (Apr. 1999).

1998

論文誌等採録論文

• M. Yamaguchi, N. Ishiura, and T. Kambe: "A binding algorithm for retargetable compilation to non-orthogonal DSP architectures," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E81-A, no. 12, pp. 2630-2639 (Dec. 1998).

国際会議採録論文 (査読付き)

• M. Yamaguchi, N. Ishiura, and T. Kambe: "Binding and scheduling algorithms for highly retargetable compilation," in Proc. Asia and South Pacific Design Automation Conference 1998 (ASP-DAC '98), pp. 93-98 (Feb. 1998).
• M. Yamaguchi, N. Ishiura, and T. Kambe: "A binding algorithm for retargetable compilation to non-orthogonal datapath architectures," in Proc. IEEE International Symposium on Circuits and Systems (ISCAS '98), (June 1998).
• N. Ishiura, M. Yamaguchi, and N. Nitta: "Field partitioning algorithms for compression of instruction codes of application specific VLIW processors," in Proc. International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC '98), pp. 1387-1390 (July 1998).
• N. Ishiura, M. Yamaguchi, and T. Kambe: "A graph-based algorithm of operation binding for compilers targeting heterogeneous datapath," in Proc. IEEE Asia Pacific Conference on Circuits and Systems, pp. 395-398 (Nov. 1998).

研究会等

• 山口雅之, 石浦菜岐佐, 神戸尚志: "非直行なデータパスに対するリターゲッタブルコンパイラのバインディング手法," 電子情報通信学会第 11 回回路とシステム軽井沢ワークショップ, pp. 481-486 (Apr. 1998).
• 服部靖史, 石浦菜岐佐, 山口雅之: "DSP向けリターゲッタブルコンパイラの演算器/転送経路のバインディング手法," 電子情報通信学会技術研究報告, VLD98-125/CPSY98-145, pp. 55-62 (Dec. 1998).

1997

論文誌等採録論文

• S. Yano, K. Akagi, H. Inohara, and N. Ishiura: "Application of full scan design to embedded memory arrays," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E80-A, no. 3, pp. 514-520 (Mar. 1997).
• M. Yamaguchi, A. Yamada, T. Nakaoka, T. Kambe, and N. Ishiura: "Architecture evaluation based on the datapath structure and parallel constraint," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E80-A, no. 10, pp. 1853-1860 (Oct. 1997).
• S. Yano and N. Ishiura: "Embedded memory array testing using a scannable configuration," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E80-A, no. 10, pp. 1934-1944 (Oct. 1997).

国際会議採録論文 (査読付き)

• S. Yano and N. Ishiura: "Memory array testing through a scannable configuration," in Proc. IEEE International Workshop on Memory Technology, Design and Testing, pp. 87-94 (Aug. 1997).
• N. Ishiura and M. Yamaguchi: "Instruction code compression for application specific VLIW processors based on automatic field partitioning," in Proc. International Workshop on Synthesis And System Integration of MIxed Technologies (SASIMI '97), pp. 105-109 (Aug. 1997). [pdf]

研究会等

• 矢野政顕, 石浦菜岐佐: "スキャンパス構成を利用した内臓メモリの試験," 電子情報通信学会第 10 回回路とシステム軽井沢ワークショップ, pp. 95-100 (Apr. 1997).
• 山口雅之, 石浦菜岐佐, 神戸尚志: "組込みシステム向けリターゲッタブルコンパイラの方式," 電子情報通信学会技術研究報告, VLD97-90/FTS97-53, pp. 85-92 (Oct. 1997).
• 山本哲三朗, 石浦菜岐佐, 山口雅之, 服部靖史: "組込みシステム向け高位合成システム," 電子情報通信学会技術研究報告, VLD97-91/FTS97-54, pp. 93-100 (Oct. 1997).

1996

論文誌等採録論文

• H. Yamauchi, N. Ishiura, and H. Takahashi: "Implicit representation and manipulation of binary decision diagrams," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E79-A, no. 3, pp. 354-362 (Mar. 1996). [pdf]
• 矢野政顕, 石浦菜岐佐: "メモリアレーを含む順序回路へのスキャンパス方式適用," 電子情報通信学会論文誌 D-I, vol. J79-D-I, no. 12, pp. 1055-1062 (Dec. 1996).

国際会議採録論文 (査読付き)

• S. Nakamura, N. Ishiura, T. Yamamoto, and I. Shirakawa: "High-level synthesis system for behavioral description with conditional branches," in Proc. International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC '96), pp. 935-938 (July 1996).
• Y. Konno, K. Nakamura, T. Bitoh, K. Saga, and S. Yano: "A consistent scan design system for large-scale ASICs," in Proc. Fifth Asian Test Symposium (ATS '96), pp. 82-87 (Nov. 1996).

研究会等

• S. Yano, K. Akagi, and N. Ishiura: "A new scan path approach to memory array testing," Proc. IEICE 9th Karuizawa Workshop on Circuits and Systems, pp. 55-60 (Apr. 1996).

1995

国際会議採録論文 (査読付き)

• A. Yamada, S. Nakamura, N. Ishiura, I. Shirakawa, and T. Kambe: "Optimal scheduling for conditional resource sharing," in Proc. IEEE International Symposium on Circuits and Systems (ISCAS '95), pp. 2297-2300 (Apr. 1995).

研究会等

• 山内仁, 石浦菜岐佐, 高橋浩光: "二分決定グラフの非明示的表現法とその操作法," 電子情報通信学会技術研究報告, CAS94-126/VLD94-142/ICD94-250, pp. 41-48 (Mar. 1995). [pdf]
• 山内仁, 石浦菜岐佐, 高橋浩光: "二分決定グラフの非明示的表現法とその操作法," 電子情報通信学会第 8 回回路とシステム軽井沢ワークショップ, pp. 287-292 (Apr. 1995). [pdf]

1994

論文誌等採録論文

• N. Takahashi, N. Ishiura, and S. Yajima: "Fault simulation for multiple faults by Boolean function manipulation," IEEE Trans. Computer-Aided Design, vol. 13, no. 4, pp. 531-535 (Apr. 1994).
• A. Yamada, T. Yamazaki, N. Ishiura, I. Shirakawa, and T. Kambe: "Datapath scheduling for behavioral description with conditional branches," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E77-A, no. 12, pp. 1999-2009 (Dec. 1994).

国際会議採録論文 (査読付き)

• A. Yamada, T. Yamazaki, N. Ishiura, I. Shirakawa, and T. Kambe: "Datapath Scheduling Based on Integer Nonlinear Programming," in Proc. IEICE 1994 Symposium on Nonlinear Theory and its Applications, pp. 291-294 (Oct. 1994).
• A. Yamada, T. Yamazaki, N. Ishiura, T. Kambe, and I. Shirakawa: "Datapath scheduling for conditional resource sharing," in Proc. IEEE Asia Pacific Conference on Circuits and Systems (APCCAS '94), pp. 169-174 (Dec. 1994).

1993

論文誌等採録論文

• 澤田宏, 石浦菜岐佐, 矢島脩三: "論理関数を表現する 2 分決定グラフの最小化," 電子情報通信学会論文誌 D-I, vol. J76-D-I, no. 2, pp. 63-71 (Feb. 1993).
• 出口豊, 石浦菜岐佐, 矢島脩三: "確率的時間記号シミュレーションによるタイミングエラー確率の解析," 情報処理学会論文誌, vol. 34, no. 5, pp. 1125-1133 (May 1993).
• H.-Y. Choi, 小原隆司, 石浦菜岐佐, 白川功, 本原章: "論理関数処理に基づく順序回路のテスト生成法," 電子情報通信学会論文誌 A, vol. J76-A, no. 6, pp. 835-843 (June 1993).
• H.-Y. Choi, T. Kohara, N. Ishiura, and I. Shirakawa: "Test generation for sequential circuits using shared binary decision diagram," Kite Journal of Electronics Engineering, vol. 4, no. 1A, pp. 80-88 (July 1993).
• I. Shirakawa and N. Ishiura: "Research topics and results on simulation for VLSI (invited paper)", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E76-A, no. 7, pp. 1070-1076 (July 1993).
• N. Ishiura: "Synthesis of multilevel logic circuits from binary decision diagrams," IEICE Trans. Information and Systems, vol. E76-D, no. 9, pp. 1085-1092 (Sept. 1993). [pdf]
• H. Higuchi, N. Ishiura, and S. Yajima: "Compaction of test sets for combinational circuits based on symbolic fault simulation," IEICE Trans. Information and Systems, vol. E76-D, no. 9, pp. 1121-1127 (Sept. 1993).
• H.-Y. Choi, H. Maeda, T. Kohara, N. Ishiura, I. Shirakawa, and A. Motohara: "Test generation for sequential circuits using partitioned image computation," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E76-A, no. 10, pp. 1770-1774 (Oct. 1993).

解説等

• 石浦菜岐佐: "BDDとは," 情報処理, vol. 34, no. 5, pp. 585-592 (May 1993).

研究会等

• 石浦菜岐佐, 高津正道, 白川功: "プレフィクス計算木に基づく二分決定グラフからの多段論理回路合成," 電子情報通信学会第 6 回回路とシステム軽井沢ワークショップ, pp. 207-212 (Apr. 1993).
• H.-Y. Choi, 前田裕紀, 小原隆司, 石浦菜岐佐, 白川功, 本原章: "論理関数処理の近似計算法を用いた順序回路のテスト生成法," 電子情報通信学会第 6 回回路とシステム軽井沢ワークショップ, pp. 213-218 (Apr. 1993).

1992

論文誌等採録論文

• N. Ishiura and S. Yajima: "Linear time fault simulation algorithm using a content addressable memory (invited paper)", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E75-A, no. 3, pp. 314-320 (Mar. 1992).
• N. Ishiura, Y. Deguchi, and S. Yajima: "Coded time-symbolic simulation for timing verification of logic circuits," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, vol. E75-A, no. 10, pp. 1247-1254 (Oct. 1992).

国際会議採録論文 (査読付き)

• N. Ishiura: "Synthesis of multi-level logic circuits from binary decision diagrams," in Proc. Synthesis and Simulation Meeting and International Interchange (SASIMI '92), pp. 74-83 (Apr. 1992).
• H. Higuchi, N. Ishiura, and S. Yajima: "Compaction of test sets based on symbolic fault simulation," in Proc. Synthesis and Simulation Meeting and International Interchange (SASIMI '92), pp. 253-262 (Apr. 1992).
• H.-Y. Choi, T. Kohara, N. Ishiura, and I. Shirakawa: "Test generation for sequential circuits based on Boolean function manipulation," in Proc. Joint Technical Conference on Circuits/Systems, Computers and Communications (JTC-CSCC '92), pp. 248-253 (July 1992).
• N. Ishiura and S. Yajima: "Linear time fault simulation algorithm using a content addressable memory," in Proc. European Design Automation Conference (EURO-DAC '92), pp. 442-445 (Sept. 1992).

研究会等

• 石浦菜岐佐: "ICCAD 報告," 情報処理学会設計自動化研究会, 61-6, pp. 1-4 (Feb. 1992).
• 石浦菜岐佐: "二分決定グラフとは," 電子情報通信学会第 5 回回路とシステム軽井沢ワークショップ (チュートリアル), pp. 155-160 (Apr. 1992).
• H.-Y. Choi, 小原隆司, 石浦菜岐佐, 白川功: "共有二分決定グラフを用いた順序回路のテスト生成法," 電子情報通信学会技術研究報告, VLD92-28/CAS92-28/DSP92-39, 情報処理学会研究報告, 設計自動化 62-28, pp. 61-66 (May 1992).
• 下迫田義則, 石浦菜岐佐, 白川功: "多分決定グラフ表現を用いた高速な故障シミュレーション手法," 電子情報通信学会技術研究報告, CAS92-29/VLD92-29/DSP92-40, 情報処理学会研究報告, 設計自動化 62-29, pp. 67-72 (May 1992).

1991

論文誌等採録論文

• 湊真一, 石浦菜岐佐, 矢島脩三: "論理関数の共有二分決定グラフによる表現とその効率的処理手法," 情報処理学会論文誌, vol. 32, no. 1, pp. 77-85 (Jan. 1991).
• 唐津修, 星野民夫, 石浦菜岐佐, 安浦寛人: "論理合成時代のハードウェア設計用標準言語: UDL/I," 電子情報通信学会論文誌 A, vol. J74-A, no. 2, pp. 170-178 (Feb. 1991).
• H. Ochi, N. Ishiura, and S. Yajima: "A vector algorithm for manipulating Boolean functions based on shared binary decision diagrams," SUPERCOMPUTER, vol. 46, no. VIII-6, pp. 101-118 (Nov. 1991).

国際会議採録論文 (査読付き)

• H. Ochi, N. Ishiura, and S. Yajima: "Breadth-first manipulation of SBDD of Boolean functions for vector processing," in Proc. ACM/IEEE Design Automation Conference, pp. 413-416 (June 1991).
• Y. Deguchi, N. Ishiura, and S. Yajima: "Probabilistic CTSS: Analysis of timing error probability in asynchronous logic circuits," in Proc. ACM/IEEE Design Automation Conference, pp. 650-655 (June 1991).
• H. Ochi, N. Ishiura, and S. Yajima: "A vector algorithm for manipulating Boolean functions based on shared binary decision diagrams," in Proc. International Symposium on Supercomputing, pp. 191-200 (Nov. 1991).
• N. Ishiura, H. Sawada, and S. Yajima: "Minimization of binary decision diagrams based on exchanges of variables," in Proc. IEEE International Conference on Computer-Aided Design (ICCAD-91), pp. 472-475 (Nov. 1991).
• M. Takahashi, N. Ishiura, and S. Yajima: "Fault simulation for multiple faults using shared BDD representation of fault sets," in Proc. IEEE International Conference on Computer-Aided Design (ICCAD-91), pp. 550-553 (Nov. 1991).

研究会等

• H. Ochi, N. Ishiura, N. Takagi, and S. Yajima: "A breadth-first vector algorithm for manipulating SBDD," ?, pp. 1-8 (Jan. 1991).
• 石浦菜岐佐, 矢島脩三: "多項式サイズの二分決定グラフで表現可能な論理関数のクラス," 冬のLAシンポジウム, pp. 1-7 (Jan. 1991).
• 石浦菜岐佐, 矢島脩三: "多項式サイズの二分決定グラフで表現可能な論理関数のクラス," 情報処理学会アルゴリズム研究会, 20-5, pp. 1-7 (Mar. 1991).
• 石浦菜岐佐, 矢島脩三: "連想記憶を用いた線形時間故障シミュレーション," 第 4 回軽井沢回路とシステムワークショップ, pp. 63-68 (Apr. 1991).
• 澤田宏, 石浦菜岐佐, 矢島脩三: "論理関数を表現する二分決定グラフの最小化," 電子情報通信学会技術研究報告, COMP91-15, pp. 27-36 (May 1991).
• 樋口博之, 石浦菜岐佐, 矢島脩三: "記号故障シミュレーションに基づくコンパクトなテスト集合の生成," 電子情報通信学会技術研究報告, FTS91-28, pp. 71-78 (July 1991).
• 石浦菜岐佐, 矢島脩三: "連想記憶を用いた線形時間故障シミュレーション・アルゴリズム," 電子情報通信学会技術研究報告, FTS91-29, pp. 79-86 (July 1991).
• 澤田宏, 石浦菜岐佐, 矢島脩三: "二分決定グラフの変数の順序づけ," 夏の LA シンポジウム, pp. 1-8 (July 1991).
• 石浦菜岐佐: "二分決定グラフからの組合せ論理回路の合成," 情報処理学会設計自動化研究会, 60-20, pp. 155-161 (Dec. 1991).

1990

論文誌等採録論文

• N. Ishiura, M. Ito, and S. Yajima: "Dynamic two-dimensional parallel simulation technique for high-speed fault simulation on a vector processor," IEEE Trans. Computer-Aided Design, vol. 9, no. 8, pp. 868-875 (Aug. 1990).
• 石浦菜岐佐, 高橋瑞樹, 矢島脩三: "論理回路の正確なタイミング検証のための時間記号シミュレーション," 情報処理学会論文誌, vol. 31, no. 12, pp. 1832-1839 (Dec. 1990).

国際会議採録論文 (査読付き)

• N. Ishiura, H. Yasuura, and S. Yajima: "NES: The behavioral model for the formal semantics of a hardware design language UDL/I," in Proc. ACM/IEEE Design Automation Conference, pp. 8-13 (June 1990).
• S.-ichi Minato, N. Ishiura, and S. Yajima: "Shared binary decision diagram with attributed edges for efficient Boolean function manipulation," in Proc. ACM/IEEE Design Automation Conference, pp. 52-57 (June 1990).
• N. Ishiura, Y. Deguchi, and S. Yajima: "Coded time-symbolic simulation using shared binary decision diagram," in Proc. ACM/IEEE Design Automation Conference, pp. 130-135 (June 1990).
• H. Yasuura and N. Ishiura: "Formal semantics of UDL/I and its applications to CAD/DA tools," in Proc. IEEE International Conference on Computer Design (ICCD '90), pp. 90-94 (Sept. 1990).
• N. Ishiura and S. Yajima: "A class of logic functions expressible by polynomial-size binary decision diagrams," in Proc. Synthesis and Simulation Meeting and International Interchange (SASIMI '90), pp. 48-54 (Oct. 1990). [pdf]
• Y. Deguchi, N. Ishiura, and S. Yajima: "Coded time-symbolic simulation: Simulation of logic circuits with nondeterministic delays based on Boolean function manipulation," in Proc. Synthesis and Simulation Meeting and International Interchange (SASIMI '90), pp. 149-156 (Oct. 1990).
• N. Takahashi, N. Ishiura, and S. Yajima: "Fault simulation for multiple faults using shared binary decision diagrams," in Proc. Synthesis and Simulation Meeting and International Interchange (SASIMI '90), pp. 157-164 (Oct. 1990).

研究会等

• 出口豊, 石浦菜岐佐, 矢島脩三: "符号化時間記号シミュレーションに基づくタイミングエラー確率の解析," 電子情報通信学会技術研究報告, VLD90-89, pp. 65-72 (Dec. 1990).
• 高橋紀之, 石浦菜岐佐, 矢島脩三: "共有二分決定グラフを用いた多重故障の故障シミュレーション," 電子情報通信学会技術研究報告, VLD90-93, pp. 23-30 (Dec. 1990).

1989

国際会議採録論文 (査読付き)

• N. Ishiura, M. Takahashi, and S. Yajima: "Time-symbolic simulation for accurate timing verification of asynchronous behavior of logic circuits," in Proc. ACM/IEEE Design Automation Conference, pp. 497-502 (June 1989).
• H. Yasuura and N. Ishiura: "Semantics of a hardware design language for Japanese standardization," in Proc. ACM/IEEE Design Automation Conference, pp. 836-839 (June 1989).
• S.-ichi Minato, N. Ishiura, and S. Yajima: "Fast tautology checking using shared binary decision diagram --- Benchmark results ---," in Proc. IFIP International Workshop on Applied Formal Methods for Correct VLSI Design, vol. 2, pp. 107-111 (Nov. 1989).

研究会等

• 石浦菜岐佐, 矢島脩三: "ハードウェア記述言語の意味付けのための非決定的な動作モデル," 電子情報通信学会技術研究報告, FTS89-3/VLD89-3, pp. 15-22 (Apr. 1989).
• 湊真一, 石浦菜岐佐, 矢島脩三: "共有二分決定図を用いた論理関数の効率的処理手法," 情報処理学会 DAシンポジウム '89, (Aug. 1989).
• 甲村康人, 石浦菜岐佐, 矢島脩三: "非決定性順序機械によるハードウェア記述言語の意味付けについて," 電子情報通信学会技術研究報告, VLD89-75, pp. 1-6 (Dec. 1989).
• 湊真一, 石浦菜岐佐, 矢島脩三: "論理関数の共有二分決定グラフによる表現とその効率的処理手法," 電子情報通信学会技術研究報告, VLD89-80, pp. 39-46 (Dec. 1989).
• N. Ishiura, Y. Deguchi, and S. Yajima: "Coded time-symbolic simulation using shared binary decision diagram," Report of Technical Group on VLSI Design Technology, IEICE, VLD89-81, pp. 47-54 (Dec. 1989).

1988

論文誌等採録論文

• 石浦菜岐佐, 高木直史, 矢島脩三: "ベクトル計算機上でのソーティング," 情報処理学会論文誌, vol. 29, no. 4, pp. 378-385 (Apr. 1988).
• 石浦菜岐佐, 伊藤雅樹, 矢島脩三: "ベクトル計算機による高速故障シミュレーションのための動的二次元並列法," 情報処理学会論文誌, vol. 29, no. 5, pp. 522-528 (May 1988).

研究会等

• 石浦菜岐佐, 安浦寛人: "組合せ論理回路のハザード検出問題の計算複雑さについて," LAシンポジウム, pp. 1-8 (Jan. 1988).
• 石浦菜岐佐, 安浦寛人: "ミックスレベル論理シミュレーションのタイミング・モデルと精度について," 1988年軽井沢回路とシステムワークショップ, pp. 193-200 (May 1988).
• 石浦菜岐佐, 安浦寛人: "時間モデルとハザード検出問題の計算量の関係について," 電子情報通信学会技術研究報告, COMP88-21, pp. 45-52 (June 1988).
• 伊藤雅樹, 石浦菜岐佐, 矢島脩三: "ベクトル計算機上での高速故障シミュレータを用いたテスト生成," 電子情報通信学会技術研究報告, VLD88-27, pp. 23-28 (July 1988).
• 石浦菜岐佐, 安浦寛人: "組合せ論理回路のハザード検出問題の計算複雑さについて," 京都大学数理解析研究所講究録, vol. 666, pp. 51-60 (July 1988).
• 高橋瑞樹, 石浦菜岐佐, 矢島脩三: "時間記号論理シミュレータの性能評価と応用," 情報処理学会 DAシンポジウム '88, pp. 1-6 (Aug. 1988).
• 高橋瑞樹, 石浦菜岐佐, 矢島脩三: "時間記号論理シミュレーションの結果解析系," 情報処理学会研究報告設計自動化研究会 44-2, pp. 9-16 (Oct. 1988).

1987

論文誌等採録論文

• N. Ishiura, H. Yasuura, and S. Yajima: "High-speed logic simulation on vector processors," IEEE Trans. Computer-Aided Design, vol. CAD-6, no. 3, pp. 305-321 (May 1987).

国際会議採録論文 (査読付き)

• N. Ishiura, M. Ito, and S. Yajima: "High-speed fault simulation using a vector processor," in Proc. IEEE International Conference on Computer-Aided Design (ICCAD-87), pp. 10-13 (Nov. 1987).

研究会等

• 安浦寛人, 石浦菜岐佐: "ハザード検出問題の計算複雑さについて," 電子通信学会技術研究報告, COMP86-64, pp. 29-37 (Jan. 1987).
• 石浦菜岐佐, 高木直史, 矢島脩三: "ベクトル計算機向きソーティング手法," 電子情報通信学会技術研究報告, COMP86-88, pp. 79-86 (Mar. 1987).
• 石浦菜岐佐, 伊藤雅樹, 安浦寛人, 矢島脩三: "ベクトル計算機向き動的二次元並列故障シミュレーションについて," 電子情報通信学会技術研究報告, VLD87-2, pp. 9-16 (Apr. 1987).
• 石浦菜岐佐, 甲村康人, 矢島脩三: "論理回路データの標準フォーマットについて," 1987年設計自動化研究会夏期シンポジウム, pp. 1-5 (Aug. 1987).
• 石浦菜岐佐, 矢島脩三: "時間記号シミュレーションについて," 電子情報通信学会技術研究報告, VLD87-112, pp. 39-46 (Dec. 1987).

1986

論文誌等採録論文

• 石浦菜岐佐, 安浦寛人, 矢島脩三: "ベクトル計算機による高速論理シミュレーション," 情報処理学会論文誌, vol. 27, no. 5, pp. 510-517 (May 1986).

研究会等

• 石浦菜岐佐, 久米政輝, 安浦寛人, 矢島脩三: "ベクトル計算機による並列故障シミュレーション," 電子通信学会技術研究報告, FTS86-4, pp. 25-30 (May 1986).
• 石浦菜岐佐, 安浦寛人, 矢島脩三: "ベクトル計算機による論理シミュレーションの性能評価," 電子通信学会技術研究報告, CAS86-82, pp. 25-32 (Sept. 1986).

1985

論文誌等採録論文

• 石浦菜岐佐, 安浦寛人, 矢島脩三: "時間優先評価アルゴリズムによる論理シミュレーションの高速化," 情報処理学会論文誌, vol. 26, no. 3, pp. 459-466 (May 1985).

国際会議採録論文 (査読付き)

• N. Ishiura, H. Yasuura, T. Kawata, and S. Yajima: "High-speed logic simulation using a vector processor," in Proc. IFIP International Conference on Very Large Scale Integration (VLSI85), pp. 73-82 (Aug. 1985).
• N. Ishiura, H. Yasuura, T. Kawata, and S. Yajima: "High-speed logic simulation on a vector processor," in Proc. IEEE International Conference on Computer-Aided Design (ICCAD-85), pp. 119-121 (Nov. 1985).

研究会等

• 石浦菜岐佐, 安浦寛人, 河田哲郎, 矢島脩三: "ベクトル計算機による高速論理シミュレ―ション," 情報処理学会研究報告設計自動化研究会 25-2, pp. 1-10 (Feb. 1985).

1984

論文誌等採録論文

• 安浦寛人, 蚊野浩, 大井康, 木村晋二, 石浦菜岐佐, 矢島脩三: "入力制約監視機能をもつ会話型シミュレ―ション・システム ISS," 情報処理学会論文誌, vol. 25, no. 2, pp. 285-292 (Mar. 1984).

国際会議採録論文 (査読付き)

• N. Ishiura, H. Yasuura, and S. Yajima: "Time first evaluation algorithm for high-speed logic simulation," in Proc. IEEE International Conference on Computer-Aided Design (ICCAD-84), pp. 197-199 (Nov. 1984).

研究会等

• 石浦菜岐佐, 安浦寛人, 矢島脩三: "時間優先評価アルゴリズムによる論理シミュレ―ションの高速化," 電子通信学会技術研究報告, EC84-49, pp. 49-59 (Dec. 1984).

1982

研究会等

• 蚊野浩, 大井康, 木村晋二, 石浦菜岐佐, 安浦寛人, 矢島脩三: "会話型論理設計・検証支援システムISS," 情報処理学会設計自動化研究会 15-1, pp. 1-8 (Dec. 1982).