汎用高位合成系を用いたバイナリ合成における 外部メモリアクセスの実装

岸本 匠[†] 石浦菜岐佐[†]

† 関西学院大学 〒669-1330 兵庫県三田市学園上ケ原1

あらまし 本稿では, 汎用高位合成系を用いたバイナリ合成における外部メモリアクセスの実装を提案する. バイナリ 合成は機械語プログラムからハードウェア設計記述を生成する手法であり, アセンブリプログラムやインラインアセ ンブリを含むプログラムからのハードウェア合成が可能である. 中道らはバイナリ合成系の容易な実装法として, 機械 語プログラムを C プログラムに変換し, これを汎用の高位合成によりハードウェア化する手法を提案している. しかし この手法ではデータメモリを合成したハードウェアの内部に実装しているため, 他のハードウェアとのメモリ共有や, メモリマップト I/O に対応できないという課題がある. 本稿では中道らのバイナリ合成手法において, ポートを介した 外部メモリへのアクセスを可能にするとともに, 共有領域のみを外部メモリに実装する手法や, メモリマップト I/O を 実装する手法を提案する. 本手法に基づくバイナリ合成法で RISC-V 機械語プログラムからハードウェアを合成した 結果, 内部にメモリを実装した場合と比べ, 回路規模, 実行サイクル数とも大きなオーバヘッドなく外部メモリアクセ スとメモリマップト I/O を実現できた.

キーワード バイナリ合成,高位合成, RISC-V, ISA, 組込みシステム

Implementation of External Memory Access for Binary Synthesis Using General-Purpose High-Level Synthesizer

Sho KISHIMOTO † and Nagisa ISHIURA †

† Kwansei Gakuin University, 1 Uegahara, Gakuen, Sanda, Hyogo, 669-1330, Japan

Abstract In this article, we present a method for implementing external memory access within the context of binary synthesis utilizing commercial high-level synthesis systems. Binary synthesis, which translates binary program codes into hardware designs, enables synthesis of hardware from programs using assembly or inline assembly. Nakamichi et al. has proposed an approach for facilitating implementation of binary synthezers, in which binary programs are once translated into C programs and then processed by a high-level synthezer. However, binary synthesizers developed so far using this method embed memory within the synthesized hardware, thereby impeding data sharing among various hardware components and memory-mapped I/O. This paper aims to enhance Nakamichi's method to enable external memory access through I/O ports of synthesized hardware, facilitating memory-mapped I/O as well. A binary synthesizer, implemented based on the proposed method, demonstrates that external memory access and memory-mapped I/O are achievable without incurring significant overhead in terms of circuit size and execution cycle count.

Key words Binary sythesis, High-level synthesis, RISC-V, ISA, Embedded systems

1. はじめに

現在,組み込みシステムには益々高い機能が求められる一方 で,小型化や低消費電力等の厳しい資源節約が求められる.これ を解決する手法の一つとして,ソフトウェアで行っていた処理 の一部または全てをハードウェア化する手法がある.しかし一 般にハードウェア開発のコストはソフトウェアよりも高くなる. 高位合成技術 (high-level synthesis) [1] は C 言語等のプログラム からハードウェア設計記述を生成する技術であり, これを利用 したマイグレーションが開発効率化の一手法として考えられる. しかし, 外部機器を制御するようなシステムでは, 割り込みハ ンドラや特殊な命令・レジスタへのアクセスが必要になる. こ のようなプログラムはアセンブリやインラインアセンブリで記 述されるため, これらをそのまま高位合成の入力とすることは できない.

バイナリ合成 [2] は高位合成と同様の技術を用いて, 機械語 プログラムからハードウェア設計記述を生成する技術であり, 高位合成では扱えなかったアセンブリやインラインアセンブ リで書かれたプログラムも, ハードウェア化が可能である. 文 献 [2] は MIPS, ARM, MicroBlaze, 文献 [3] では MIPS, 文献 [4] では RISC-V の機械語からハードウェア設計記述を生成してい る. 文献 [5], [6] では MIPS のアセンブリで書かれた割り込みハ ンドラを含むプログラムをバイナリ合成によりハードウェア化 している.

しかし,バイナリ合成の処理系は命令セットアーキテクチャ 毎に開発する必要がある.これに対し文献[7]は汎用高位合成系 を利用したバイナリ合成システムの低コストな実装手法を提案 している.機械語プログラムを C プログラムに変換し,これを 高位合成系への入力とするというものである.

しかし, 文献[7] の実装ではデータメモリをハードウェアの内 部に配置することを想定しているため, メモリを介してデータ を他の CPU やハードウェアと共有できない. また, メモリマッ プト I/O に対応できないという課題がある.

本稿では,汎用高位合成系を利用したバイナリ合成における 外部メモリアクセスの実装を提案する.ポートを介した外部メ モリへのアクセスを可能にするとともに,共有領域のみを外部 メモリに配置する手法や,メモリマップト I/O を実装する.

本手法に基づくバイナリ合成法で RISC-V 機械語プログラム をバイナリ合成した結果,内部にメモリを実装した時と比べ,回 路規模,実行サイクル数とも大きなオーバヘッドなく外部メモ リアクセスとメモリマップト I/O を実現できた.

2. 汎用高位合成系を用いたバイナリ合成

2.1 バイナリ合成

バイナリ合成[2]は機械語プログラムからレジスタ転送レベルのハードウェア設計記述を合成する技術である.

バイナリ合成は機械語に翻訳されて実行されるものであれば 言語に依存しないため、アセンブリやインラインアセンブリで書 かれたプログラムも合成対象とすることができる.文献[5],[6] では、MIPS のアセンブリやインラインアセンブリによって書か れた外部割り込みハンドラを含むシステムをバイナリ合成によ りハードウェア化している.文献[4]では、RISC-V からのバイ ナリ合成系において、インラインアセンブリで書かれたカスタ ム命令を含むプログラムをハードウェア化している.

バイナリ合成はプログラム中のメモリアクセスを行う記述も ハードウェア化できるため, グローバル変数やポインタを用い たプログラムもそのまま合成対象にできる.また, 機械語プログ ラムの解析や盗用を避けるために, 機械語プログラムを CPU と ともにハードウェア化してしまうという用途も考えられる.

バイナリ合成系の処理の流れを図1に示す.バイナリ合成の 処理(b)は高位合成(a)と大部分が同じである.高位合成はC 言語等のプログラミング言語で書かれた動作記述を解析して得 られる中間表現CDFG(control dataflow graph)に対して,演算の 実行タイミングを決めるスケジューリングや,演算や値を演算



図1 高位合成/バイナリ合成の流れ



図2 文献[7]のバイナリ合成の流れ

器やレジスタに割り当てるバインディングを行い, RTL (register transfer level)のハードウェア設計記述を生成する. これに対し バイナリ合成は機械語プログラムを入力として CDFG を生成す るが, 以降の処理は高位合成と同じである.

バイナリ合成系は命令セットアーキテクチャ毎に処理系の開 発が必要になる.一般に高位合成系に CDFG を入力するインタ フェースは公開されていないため,スケジューリングやバイン ディング等の処理部分も実装する必要がある.自ら開発した高 位合成系やオープンソースの高位合成系が利用できる場合は, 機械語プログラムから CDFG を生成するまでの部分だけを新 たに実装すればよい.文献[4]の RISC-V を対象としたバイナリ 合成系は, MIPS を対象としたバイナリ合成系 [3]の CDFG 生成 部分のみを新たに開発して実装している.しかしこの場合にも, データフロー解析や制御解析等が必要になり, CDFG 生成部の 実装にも応分の工数が必要になる.

2.2 汎用高位合成系を用いたバイナリ合成

2.2.1 合成の流れ

文献[7]は、新しい命令セットアーキテクチャに対するバイナ リ合成系を容易に実装する手法として、機械語プログラムから CDFGではなく高位合成可能な C プログラムを生成し、これを 一般的な高位合成系の入力としてハードウェアの設計記述を合 成する方法を提案している.

文献[7]のバイナリ合成の流れを図2に示す.入力はリンク 済みの実行可能な機械語プログラムである.これを逆アセンブ ルして得られるアセンブリプログラムからCプログラムを生成



図3 文献[7]のバイナリ合成が生成するハードウェア構成



図4 アセンブリからCプログラムへの変換例[7]

し、それを高位合成の入力とする. これにより、機械語プログラムを C プログラムへ変換するシステムを実装するだけでバイナリ合成系が開発できる.

文献[7]のバイナリ合成では,図3に示すように,命令メモリ (IM)内のプログラムとこれを実行する CPU およびデータメモ リ (DM)を機能的に等価なハードウェアに変換している.

2.2.2 命令の変換

アセンブリコードから生成する C プログラムの構成法とし て, 文献[7] では, 図4のように1つのアセンブリコードから1 つの C 言語の関数を生成している. 関数は, レジスタとメモリ をローカル変数として宣言する部分, および命令列を C 言語の 文に変換した部分から成る.

レジスタはレジスタと同じビット長の符号なし整数型のロー カル変数で表現する.32 ビットの RISC-V (RV32I) の場合であ れば,図4のように汎用レジスタを32 ビットの符号なし整数型 のローカル変数として宣言する.メモリは後述する通りローカ ル配列で表現する.

加減算や論理演算,シフト演算を行う命令は,図4のよう に,各命令の動作を表すC言語の文に変換する.例えば "addi a5,a4,1" という命令は "a5 = a4 + 1;" というC言語の文に 変換する.

分岐命令は分岐条件を計算する文とgoto 文に変換する. 例え ば,図5のように,"blt a1,a5,800000e4"という命令は,分岐 条件が成立すれば,分岐先アドレスに対応する文にジャンプす る文に変換する. これを実現するため,前処理で関数の先頭や分 岐先に指定されているアドレスを列挙し,これらのアドレスに ある命令に対応する文にラベルを付与するようにする.

レジスタジャンプ命令は、分岐先が実行時にしか確定しない ため、ジャンプ先の候補をあらかじめ列挙しておき、switch 文 によって分岐アドレスに対応した文に分岐させる.例えば、図 6のように、"jalr zero,0(ra)"という命令は、分岐先アドレ



図6 レジスタジャンプ命令の変換[7]





#define	LB 0x7ffbfec				
#define	GB 0xc0000000				
#define	MA_G(a) ((((a) - GB) / 4))				
#define	$MA_L(a)$ ((((a) - LB) / 4) + GN)				
#define	$\texttt{MA}(\texttt{a})$ (((a) >= GB) ? $\texttt{MA}_\texttt{G}(\texttt{a})$: $\texttt{MA}_\texttt{L}(\texttt{a})$)				
図 8	メモリアドレスの要素番号への変換[7]				

スのハッシュ値により分岐先を選択する文に変換する.一旦 "regjump"に分岐させているのは、レジスタジャンプの処理を 集約して回路規模を削減するためである.

2.2.3 ロード/ストア命令

データメモリは関数内のローカル配列で表現する. 図7のように,スタック領域の開始番地と必要サイズがそれぞれ LB, LN (ワード), グローバル領域の開始番地と必要サイズがそれぞれ GB, GN (ワード)の場合,合計 LN+GN ワード分の配列を用意し,メモリのアドレスがどちらの領域のものかに応じてアドレスを要素番号に変換する.

変換のためのマクロの例を図8に示す. MA(a) は, アドレス a に対応する要素番号を与える. アクセスされるメモリアドレス (a) が共有領域の開始アドレス(GB)より大きければ共有領域に

表1 ロード/ストア命令の変換[7]

	_			
命令	off	C プログラム		
lw rd,offset(rs)	0	<pre>rd = (MEM[MA(rs+offset)]);</pre>		
lh rd,offset(rs)	0	<pre>rd = (MEM[MA(rs+offset)] » 0) & 0xFFFF;</pre>		
	1	<pre>rd = (MEM[MA(rs+offset)] » 16) & 0xFFFF;</pre>		
lb rd,offset(rs)	0	<pre>rd = (MEM[MA(rs+offset)] » 0) & 0xFF;</pre>		
	1	<pre>rd = (MEM[MA(rs+offset)] » 8) & 0xFF;</pre>		
	2	<pre>rd = (MEM[MA(rs+offset)] » 16) & 0xFF;</pre>		
	3	<pre>rd = (MEM[MA(rs+offset)] » 24) & 0xFF;</pre>		
sw rs2,offset(rs1)	0	<pre>MEM[MA(rs1+offset)] = rs2;</pre>		
sh rs2,offset(rs1)	0	<pre>MEM[MA(rs1+offset)] =</pre>		
		<pre>(MEM[MA(rs1+offset)] & 0xFFFF00000) (rs2 « 0);</pre>		
	1	<pre>MEM[MA(rs1+offset)] =</pre>		
		(MEM[MA(rs1+offset)] & 0x0000FFFF) (rs2 « 16);		
sb rs2,offset(rs1)	0	<pre>MEM[MA(rs1+offset)] =</pre>		
		<pre>(MEM[MA(rs1+offset)] & 0xFFFFFF00) (rs2 « 0);</pre>		
	1	<pre>MEM[MA(rs1+offset)] =</pre>		
		<pre>(MEM[MA(rs1+offset)] & 0xFFFF00FF) (rs2 « 8);</pre>		
	2	<pre>MEM[MA(rs1+offset)] =</pre>		
		<pre>(MEM[MA(rs1+offset)] & 0xFF00FFFF) (rs2 « 16);</pre>		
	3	<pre>MEM[MA(rs1+offset)] =</pre>		
		<pre>(MEM[MA(rs1+offset)] & 0x00FFFFFF) (rs2 « 24);</pre>		

対応した要素番号 (MA_G(a)) に, アドレスが共有領域の開始アド レスより小さければ, 非共有領域に対応した要素番号 (MA_L(a)) に変換する.

1 ワードのロード/ストア命令は, 配列変数を用いて 1 ワー ドデータを格納する. 1 ワードに満たないデータのロード/ス トア命令は, 読み書きするデータをオフセットに応じて変換す る. RV32I のロード/ストア命令の変換例を表 1 に示す. 例え ば 1 ワードのロード命令 "lw rd, offset(rs)"の場合, "rd = (MEM[MA(rs+offset)])"という代入文へ変換する.

文献[7] の手法ではデータメモリはハードウェアの内部にあ ることを想定しているため,他のハードウェアや CPU とメモリ を共有できない.また,外部機器を制御するメモリマップト I/O に対応できないという課題がある.

3. 外部メモリアクセスの実装

本研究では汎用高位合成系を用いたバイナリ合成において, 外部に配置したメモリへのアクセスを実装する.これにより,メ モリを介した他の CPU やハードウェアとのデータ共有を可能 にする.また,データメモリのうち,共有領域のみを外部に実装 する手法およびメモリマップト I/O の実現手法も提案する.

3.1 ポートを介した外部メモリアクセスの実装

メモリをハードウェア外部に配置する構成を図9に示す.従来(a)のようにハードウェアの内部に配置していたメモリを,外部に配置し,ポートとインタフェースを介してデータをやりとりする構成(b)にする.

この変更は機械語プログラムから生成する C プログラムに おいて、メモリを表現する配列の宣言を変更することにより行 う.例えば高位合成ツールの Vivado HLS では、記述を図 10 の ように変更すればよい.従来は (a) の 7 行目のようにメモリを 関数内の配列として記述していたものを、(b) の 4 行目のように 関数の引数として記述することによりポートとして扱われるよ うにする.5 行目のプラグマはこのポートに対するメモリイン タフェースを指定するものである.これ以外、ロード/ストア命



図9 データメモリの外部配置







図11 共有領域の外部配置

令の変換は従来手法と同じである.

3.2 共有領域のみの外部実装

メモリは全て外部に置くだけでなく,図 11 のように,共有領 域のみを外部に置くこともできる.従来はデータメモリを全て 内部に実装していたが (a),共有領域を外部に配置し非共有領域 を内部に実装する構成 (b) にする.ここで,共有領域とはデータ メモリのうち他の CPU やハードウェアと共有される可能性の あるグローバル領域を指し,非共有領域はスタック領域等のよ うに合成対象のハードウェアだけが使用する領域を指す.

例えば Vivado HLS では、メモリを共有領域と非共有領域に分



図12 メモリを共有領域と非共有領域に分けた記述例



図 13 メモリアドレスの配列要素番号への変換

けた C プログラムを図 12 のように生成すればよい. 共有領域 は外部メモリとして実装するよう関数の引数として宣言し, 非 共有領域は通常の配列変数として記述する.

外部メモリと内部メモリとの振り分けは、アドレスを配列の 要素番号に変換するマクロ (MA) で行う.図13のように、アクセ スされるメモリアドレス (a) が共有領域の開始アドレス (GB) よ り大きければ外部の配列の要素 (MEM_EX[MA_G(a)]) にアクセ スし、アドレスが共有領域の開始アドレスより小さければ内部 の配列に対応する要素 (MEM_IN[MA_G(a)]) にアクセスする.

3.3 メモリマップト I/O の実装

本稿で想定するメモリマップト I/O 実装の構成を図 14 に示 す.メモリはすべてハードウェアの内部に配置し,特定のアドレ スに対してのみポートを介したメモリアクセスが行われるよう にする.

このような構成は例えば Vivado HLS では図 15 のように記述 できる. 共有領域も非共有領域もともにハードウェア内部で実 装するよう関数内で記述する. 共有領域は関数の引数としても 記述しておくが, メモリマップト I/O でアクセスされるアドレ スに限り外部メモリにアクセスされるようにする.

メモリマップト I/O に対応したマクロ (MA) の記述例を図 16 に 示す.例えばメモリマップト I/O でアクセスされる領域が 3 つあ り,それぞれの開始アドレスを A, B, C,ワード数を 1, m, n と する.このとき、アクセスされるメモリアドレス (a) が共有領域 の開始アドレス (GB) より小さければ、そのアドレスは非共有領域 のものなので、内部の配列に対応する要素 (MEM_IN[MA_L(a)]) にアクセスする.アドレスが共有領域の開始アドレス以上の数 値ならばさらに場合分けする.アドレスが A 以上 A+1 未満、ま たは B 以上 B+m 未満、または C 以上 C+n 未満ならば外部の配列 に対応する要素 (MEM_EX[MA_G(a)]) にアクセスし、そうでなけ



図 14 メモリマップト I/O を実装するための構成

<pre>void func(int target,</pre>	int *res, <u>unsigned int MEM_EX[GN]</u>){
#pragma HLS interface	bram port=MEM_EX
static unsigned int	zero = 0;
static unsigned int	a0, a1, …;
static unsigned int	MEM_IN[GN+LN];
}	
1	

図 15 メモリマップト I/O 実装の記述例



図 16 メモリマップト I/O 用アドレス変換マクロ

れば内部の配列に対応する要素 (MEM_IN[MA_G(a)]) にアクセ スする.

4. 実装と実験

文献[7]の RISC-V を対象としたバイナリ合成系に本稿の提 案手法を追加実装した.本バイナリ合成系は Python で実装され ており, UNIX 系 OS で動作する.

3本の機械語プログラム (fibonacci, DFS, heap) に対して,本手 法の実験を行った. fibonacci はフィボナッチ数列を計算するプ ログラム, DFS は深さ優先探索を行うプログラム, heap はヒー プソートを行うプログラムである. 各機械語プログラムは, C プログラムから riscv-32-unknown-elf をターゲットとする GCC (10.2.0) により最適化オプション-O3 を指定して生成した. 各プ ログラムの特徴を表 2 に示す. 共有領域と非共有領域それぞれ について,「ワード数」は使用するメモリのワード数,「命令数」

表2 プログラム毎のメモリの使用量およびアクセス数

	共有領域			非共有領域		
	ワード数	命令数	実行命令数	ワード数	命令数	実行命令数
fibonacci	52	5	126	5,000	14	500
DFS	124	39	297	4,089	46	246
heap	302	13	7,551	5	8	8

表 3 合成結果:回路規模 (LUT 数)

program	fibonacci	DFS	heap
in	4,746 (1.00)	15,222 (1.00)	6,760 (1.00)
MMI/O	4,831 (1.02)	19,027 (1.25)	7,234 (1.07)
hybrid	3,951 (0.83)	11,609 (0.76)	3,772 (0.56)
ex	2,033 (0.43)	11,609 (0.76)	4,870 (0.72)

表4 合成結果: サイクル数

program	fibonacci	DFS	heap
in	835 (1.00)	695 (1.00)	14,757 (1.00)
MMI/O	753 (0.90)	772 (1.11)	14,459 (0.98)
hybrid	753 (0.90)	738 (1.06)	12,272 (0.83)
ex	753 (0.90)	739 (1.06)	18,925 (1.28)

および「実行命令数」はそれぞれ各領域にアクセスするロード/ ストアの静的な命令数と動的な命令数である.

各機械語プログラムから生成された C プログラムを高位合成 ツールに入力し、ハードウェアを生成した. 高位合成ツールに は Xilinx Vivado HLS (2020.1)を用い、合成ターゲットは Xilinx Artix-7 とした.

合成により得られた回路の規模(LUT 数)を表3に示す.「in」 が従来手法であるメモリを全て内部に置いた構成,「MMI/O」 がメモリマップト I/O に対応した構成,「hybrid」が共有領域を 外に置いた構成,「ex」がメモリを全て外部に置いた構成であ る.数値の隣の括弧内の値は「in」の手法を1.0 としたときの比 率である.

「in」と比べて、「MMI/O」の回路規模は2%~25% 増加した. これは要素番号を求める計算の記述量の増加が原因と考えられ る.「hybrid」と「ex」の回路規模が減少したのは「in」ではメモ リがLUTを使って実装されていたためと考えられる.「hybrid」 と「ex」の回路規模は、外部に配置するメモリのワード数に応じ て減少するはずであるが、必ずしもそのような結果にはならな かった.これは高位合成系の最適化による回路規模構成の変動 が一因として考えられる.

実行サイクル数を表4に示す.「in」と比べると,プログラム によって 0.83~1.28 倍とばらつくが,概ね同程度となった.こ のばらつきについても高位合成系の最適化がプログラムや回路 規模毎に異なるためと考えられる.

結果として,回路規模,実行サイクル数ともに大きなオーバ ヘッドなく外部メモリアクセスやメモリマップト I/O を実現す ることができた.

5. む す び

本稿では,汎用高位合成系を用いたバイナリ合成における外部

メモリアクセスの実装手法を提案した.本手法は生成したハー ドウェアの内部にメモリを実装した時と比べ,回路規模,実行サ イクル数ともに大きなオーバヘッドなく外部メモリアクセスと メモリマップト I/O を実現できた.

これまでに開発したバイナリ合成系は 32 ビットの RISC-V (RV32I)を対象としたものだが, 64 ビット版 (RV64I) や, ARM 等の命令セットアーキテクチャに対応した処理系の開発にも取 り組む予定である.

謝 辞

本研究に関して有益なご助言を頂いた京都高度技術研究所の 神原弘之氏,立命館大学の冨山宏之教授,元立命館大学の中谷嵩 之氏に感謝致します.また,元関西学院大学の中道凌氏はじめ, 本研究にご協力,ご討議頂いた関西学院大学工学部石浦研究室 の諸氏に感謝致します.

献

文

- D.D. Gajski, N.D. Dutt, A.C-H Wu, and S.Y-L Lin: *High-level synthesis: Introduction to chip and system design*, Kluwer Academic Publishers (1992).
- [2] G. Stitt and F. Vahid: "Binary synthesis," *ACM TODAES*, vol. 12, no. 3, article 34 (Aug. 2007).
- [3] N. Ishiura, H. Kanbara, and H. Tomiyama: "ACAP: Binary synthesizer based on MIPS object codes," in *Proc. ITC-CSCC 2014*, pp. 725–728 (July 2014).
- [4] 浜名将輝,石浦菜岐佐: "RISC-V 機械語プログラムからのバイナ リ合成," 信学技報, VLD2019-71 (Jan. 2020).
- [5] 伊藤直也,石浦菜岐佐,冨山宏之,神原弘之: "外部割込みのハンド ラを含むプログラムからの高位合成," DA シンポジウム 2014 論 文集, pp. 121–126 (Aug. 2014).
- [6] N. Ito, Y. Oosako, N. Ishiura, H. Kanbara, and H. Tomiyama: "Binary synthesis implementing external interrupt handler as independent module," in *Proc. RSP 2017*, pp. 92–98 (Oct. 2017).
- [7] R. Nakamichi, S. Kishimoto, N. Ishiura, and T. Kondo: "Binary synthesis using high-vevel synthesizer as its back-end," in *Proc. SASIMI* 2022, pp. 121–126 (Oct. 2022).