# CPU密結合型アクセラレータの機械語プログラムからの自動合成

田村 真平<sup>†</sup> 石浦菜岐佐<sup>†</sup> 神原 弘之<sup>††</sup> 冨山 宏之<sup>†††</sup>

† 関西学院大学 理工学部 〒 669-1337 兵庫県三田市学園 2-1
†† 京都高度技術研究所 〒 600-8813 京都市下京区中堂寺南町 134 番地
††† 立命館大学 理工学部 〒 525-8577 滋賀県草津市野路東 1 丁目 1-1

あらまし 本稿では,機械語プログラムの指定区間を CPU 密結合型アクセラレータに合成する手法を提案する. CPU 密結合型アクセラレータは, CPU のプログラムカウンタが特定番地に達すると起動し,処理が終わるとプログラムカ ウンタに復帰番地を書き込むことにより CPU に制御を戻す. また,アクセラレータは CPU のレジスタファイルやメ モリに直接アクセスすることにより CPU とのデータの授受を行う.本手法では,機械語プログラムの指定部分を制御 付きデータフローグラフに変換し,これにレジスタファイルアクセス演算やプログラムカウンタ更新演算を挿入した 後,高位合成エンジンによりハードウェアを合成する.本稿では,機械語プログラム全体にデータフロー解析を行って, 不要なレジスタファイルアクセス演算の挿入を抑制するとともに,アクセラレータと CPU の実行切り替え時のパイプ ラインの状態まで考慮した効率的な演算のスケジューリングを行う.本手法を高位合成システム ACAP に実装し,評 価実験を行った.その結果,CPU にその約 0.5 倍から約 1.4 倍のハードウェアを追加することにより,プログラム全体 の実行速度を約 1.5 倍から 3 倍に高速化することができた.

キーワード 高位合成,機械語プログラム,ハードウェア/ソフトウェア協調設計,CPU 密結合型アクセラレータ

## Binary Synthesis of Hardware Accelerator Tightly Coupled with CPU

Shimpei TAMURA<sup>†</sup>, Nagisa ISHIURA<sup>†</sup>, Hiroyuki KANBARA<sup>††</sup>, and Hiroyuki TOMIYAMA<sup>†††</sup>

† Kwansei Gakuin University, 2-1 Gakuen, Sanda, Hyogo, 669–1337, Japan †† ASTEM RI/KYOTO, 134 Chudoji Minamimachi, Shimogyo-ku, Kyoto, 600–8813, Japan ††† Ritsumeikan University, 1-1-1 Noji-Higashi Kusatsu, Shiga, 525–8577, Japan

Abstract This article presents a method of synthesizing hardware that accelerates specified sections of binary programs. The accelerator is tightly coupled with a CPU; it watches the program counter of the CPU to start execution when the specified addresses are reached, it returns control to the CPU by rewriting the program counter. It also shares data with CPU by directly accessing the register file and the main memory. In our method, operations for accessing the register file and the program counter are added to a control dataflow graph (CDFG) derived from the specified machine code segments, which is fed into the conventional high-level synthesis flow. CDFGs are optimized by 1) removing redundant register file access operations based on dataflow analysis of the entire machine program, and 2) by scheduling operations considering the pipeline status of the CPU. The proposed method has been implemented on top of the ACAP high-level synthesizer. The experimental results show that the entire program execution speed was accelerated by 1.5 to 3.0 times at the cost of 50% to 140% increase in the hardware size.

**Key words** High-Level Synthesis, machine language program, hardware/software codesign, hardware accelerator tightly coupled with CPU

## 1. はじめに

近年,組み込みシステムには,ますます高い機能が要求される 一方で,ハードウェアの面積や消費電力等の制約はより一層厳 しくなりつつある.そのため,いかに面積や消費電力を抑制しつ つ高機能かつ高速なシステムを設計するかが重要な課題となっている.これに対するアプローチとして,既存のソフトウェアの全体あるいは一部の処理を高位合成[1]等によりハードウェア化し,システムの高速化や低消費電力化を図る研究が行われている.

このアプローチに基づく研究として、特殊レジスタにより起動制御を行うハードウェア[2]、通信用インタフェースを介して 起動制御を行うハードウェア[3]、メインメモリを介してデータ 授受やハードウェア制御を行うハードウェア[4]が提案されて いるが、ポーリングやデータハザードの回避のためのオーバー ヘッドが課題として挙げられる.また、プロセッサに組み込み 可能なカスタム命令等を合成する手法[5]、[6]も提案されてい るが、ハードウェアに合成可能な動作記述の制約が課題となる. これらいずれの手法においても、機械語プログラムやコンパイ ラを修正することが必要となる.

これに対し、戸田ら [7]~[9] は CPU と密に結合するアクセ ラレータに基づくハードウェア/ソフトウェア協調設計手法を提 案している. この手法は機械語プログラムの指定の区間をハー ドウェアアクセラレータ化するものである. このアクセラレー タはプログラムカウンタの監視および更新により、ソフトウェ アとの制御を素早く切り替える. また、メインメモリだけでな く CPU のレジスタファイルにアクセスすることにより、CPU とデータを高速に授受する. アクセラレータの元となったプロ グラムやコンパイラは更新せずにそのまま利用できる. しかし、 文献 [7]~[9] では、アクセラレータの設計は自動化されておら ず、手動で行われていた.

そこで本稿では、与えられた機械語プログラムの指定区間を CPU 密結合型アクセラレータに自動合成する手法を提案する. 本手法では、機械語プログラムから生成した CDFG (Control Data Flow Graph) に対し、アクセラレータから CPU のレジ スタファイルにアクセスするための演算と、プログラムカウン タを更新するための演算を挿入した後、高位合成によりハード ウェアを合成する. さらに本研究では、ソフトウェア部分を含む プログラム全体の解析を行うことにより、不要なレジスタファ イルアクセス演算の削除、およびソフトウェア部分を考慮した スケジューリングを行う. これにより、CPU とアクセラレータ の間のデータの授受や制御の切り替えによるオーバーヘッドの 削減を図る.

本手法を高位合成システム ACAP [10] に実装し, いくつかの プログラムの一部をアクセラレータ化する実験を行った.その 結果, CPU 単体で実行した場合に比べて, CPU の約 0.5 倍か ら約 1.4 倍の回路規模の増大で, プログラム全体の実行速度を 約 1.5 倍から 3 倍に高速化することができた.

### 2. CPU 密結合型アクセラレータ

戸田らが提案した CPU 密結合型アクセラレータ[7]~[9](以下,アクセラレータ)に基づくハードウェア/ソフトウェア協調 設計手法は,機械語プログラムの指定した区間の処理をハード ウェア化するものである.アクセラレータの構成を図1に示す.

アクセラレータは CPU のプログラムカウンタ (PC) の値を 常に監視しており, プログラムカウンタの値がハードウェア化 した区間の先頭アドレスに到達すると処理を開始する. アクセ ラレータの処理中, アクセラレータはプログラムカウンタの値 を固定し, CPU の命令レジスタ (IR) に NOP 命令を供給する ことによって, CPU の動作を停止させる. アクセラレータは処 理の終わりにプログラムカウンタに復帰番地を書き込み, これ により, CPU は処理を再開する.

アクセラレータはメインメモリや CPU のレジスタファイル (RF) に直接アクセスすることにより, CPU とデータ共有を行う. また, フォワーディングユニットへのアクセスにより, ソフトウェア依存のデータハザードを軽減し, データ取得に要する時間をさらに短縮する [7], [9]. アクセラレータは、起動/終了やデータ授受のための特殊な命 令や特殊なレジスタを用いることなく、CPU との実行を高速に 切り替えることができる。また、機械語の複数区間をアクセラ レータ化することや、ソフトウェアの分岐命令によりアクセラ レータ化した区間の途中に遷移することも可能である[8]. アク セラレータを CPU と連動させるために、機械語やコンパイラ に一切変更を加えなくてもよいことも1つの利点である.



図 1 CPU 密結合型アクセラレータの構成

#### 3. アクセラレータの自動合成

#### 3.1 概 要

本稿では CPU 密結合型アクセラレータを自動合成する手法 を提案する.

本手法では、まず、与えられた機械語プログラムの指定区間を 切り出して CDFG に変換する. この CDFG では、プログラム に書かれたレジスタファイルへのアクセスは全てハードウェア のローカルレジスタへのアクセスに置換されているため、アク セラレータが CPU とデータを授受できるように、「レジスタ ファイルアクセス演算」を CDFG に挿入する. 次に、アクセラ レータの終了時にプログラムカウンタの値を復帰番地に更新す る「プログラムカウンタ更新演算」を CDFG に挿入する. そ の後、その CDFG に対して一般的な高位合成のスケジューリ ングとバインディングを行って、ハードウェアを合成する.

3.2 レジスタファイルアクセス演算

レジスタファイルアクセス演算の挿入の例を図 2 に示す. 図 2 (a) は機械語プログラムで, 灰色の区間をアクセラレータ化す るものとする. 図 2 (b) は (a) の指定区間を CDFG に変換し たものであり, 1 つの DFG (Data Flow Graph) からなる. こ の時点では, 図 2 (a) の レジスタファイル  $1 \sim 6 \sim 7$ スは, 図 2 (b) のようにローカルレジスタへのアクセスに置換 される.

この DFG を解析することにより, \$4, \$5, \$6 のデータが DFG の入口で必要であることが分かる. そこで, 図 2 (c) のよ うに CPU のレジスタファイルを読み出す演算 (R 演算) を挿 入する. \$1, \$2 は DFG 内で定義されるため, \$1, \$2 のレジス タファイル読み出し演算は挿入しない.

また, DFG の解析から, この DFG が \$1, \$2 の値を定義し ていることが分かる. これらのデータを CPU に返すため, 図 2 (c) のようにレジスタファイル書き込み演算(W 演算)を挿入 する. 同じレジスタの値が複数回定義されている場合には, 最 後の定義のみを書き込む.

3.3 プログラムカウンタ更新演算

プログラムカウンタ更新演算の挿入の例を図 3 に示す. PW はプログラムカウンタ更新演算を表し、入力された値を CPU のプログラムカウンタに書き込む.例えば、図 3 (a) のプログラ ムは、灰色の部分をアクセラレータで実行した後、A 番地から CPU の実行を再開するものとする. この場合には、図 3 (b) の ように、アクセラレータの CDFG の最後の DFG に A の番地 を書き込むプログラムカウンタ更新演算を挿入する. 挿入した

	:
⊥w	
sub	\$1,\$4,\$5
add	\$2,\$5,\$6
addi	\$1,\$1,4
andi	\$2,\$2,0x1
sw	

(a) 機械語プログラム



図 2 レジスタファイルアクセス演算の挿入

プログラムカウンタ更新演算は、アクセラレータの処理終了段 階で実行するようにスケジューリングするが、その詳細は 3.4 節で述べる.

アクセラレータの処理が条件分岐で終了する場合(図3(c)) には、図3(d)のように、条件によって異なる復帰番地を書き 込むプログラムカウンタ更新演算を2個挿入する.分岐先がア クセラレータ化区間の場合には、CPUの動作を再開させないた め、プログラムカウンタ更新演算を挿入する必要はない.従っ て、分岐先がアクセラレータ化区間とソフトウェア区間に分か れる場合(図3(e))には、図3(f)のように、アクセラレータが 終了する条件に限って復帰番地を書き込むプログラムカウンタ 更新演算を挿入する.



3.4 スケジューリング

3.4.1 アクセラレータ用演算の扱い

各 DFG に挿入したレジスタファイルアクセス演算やプログ ラムカウンタ更新演算は,他の演算と同様にスケジューリング する.レジスタファイル読み出し演算は,1サイクルにレジスタ ファイルの入力ポートの数まで,レジスタファイル書き込み演 算はレジスタファイルの出力ポートの数まで同時実行が可能で ある.スケジューリングおよびバインディングでは,各種演算 専用の擬似的な演算器があるものとして処理する.

3.4.2 アクセラレータ起動時の制約

CPU が命令パイプラインを採用している場合, スケジューリング時に CPU との干渉を考慮する必要がある.

アクセラレータの起動直後は、CPU でパイプラインに残って いる命令がレジスタファイルやメインメモリにアクセスしてい たり、実行結果がライトバックされていなかったりする可能性 がある. このため、レジスタファイルアクセス演算およびロー ド/ストア演算は、これを考慮してスケジューリングする必要が ある.

ロード/ストア演算のスケジューリング制約を図4に示す.こ こでは、5段パイプラインのCPUを想定している.I1,I2,I3 はアクセラレータが起動する直前の3命令を表す.CPUは命 令I3を読み込んだ後、そのIFステージでプログラムカウンタ の値を更新する.アクセラレータは、命令I3のIDステージで、 プログラムカウンタの監視(PR)によりその値を検知し、その 次のs1サイクルから処理を開始する.s1のサイクルでは命令 I3が,s2のサイクルでは命令I2がMEMステージの処理を 行っている.これらのサイクルではCPUがメインメモリにア クセスしている可能性があるため、ロード/ストア演算はs3サ イクル以降にスケジューリングする必要がある.I2やI3がメ モリアクセスを行わない命令であっても、アクセラレータ化区 間のDFGだけを見る限りではそれを確認できないため、悲観 的にスケジューリングを行わなければならない.

レジスタファイルアクセス演算にも同様の制約が生じる.ア クセラレータ起動時のスケジューリング制約は表1のように なる.



図 4 ロード/ストア演算のスケジューリング制約

	表 1
--	-----

演算	制約
ロード/ストア演算	3 サイクル目以降
レジスタファイル読み出し演算	2 サイクル目以降
レジスタファイル書き込み演算	4 サイクル目以降

#### 3.4.3 アクセラレータ終了時の制約

プログラムカウンタ更新演算 (PW) をアクセラレータの最後 のサイクルで実行すると、図 5 (a) のように、CPU はその次の サイクルから動作を再開する.これに対し、図 5 (b) のように、 プログラムカウンタ更新演算を最後より前のサイクルに実行す ると、より早く CPU の動作を再開することができる.しかし、 この場合, s8 サイクルが I1 の ID ステージと同じタイミング になり, レジスタファイル読み出しの競合が発生する可能性が ある. プログラムカウンタ更新演算は,他の命令の競合が発生 しない範囲で,できる限り早期に実行できるようスケジューリ ングする必要がある.



レジスタ書き込み演算やプログラムカウンタ更新演算に対し ても同様の制約が生じる.プログラムカウンタ更新演算に関連 するスケジューリング制約は表2のようになる.

表 2 プログラムカウンタ更新演算のスケジューリング制約

演算	プログラムカウンタ演算の制約
ロード/ストア演算	最後の該当演算の 2 サイクル前以降
レジスタファイル読み出し演算	最後の該当演算の 1 サイクル前以降
レジスタファイル書き込み演算	最後の該当演算の 3 サイクル前以降

#### 3.5 制御部の生成

アクセラレータは有限状態機械で制御する.機械語の2つの 区間をアクセラレータ化した場合の制御フローの例を図6に示 す.状態1,2,3が1つ目のアクセラレータ化区間,状態4,5, 6,7が2つ目のアクセラレータ化区間を制御するものであると する.addr1,addr2はそれぞれ区間の先頭アドレスである.状 態0ではプログラムカウンタを監視しており,その値がaddr1 に等しければ状態1に遷移し,addr2に等しければ状態5に遷 移する.また,アクセラレータの最終状態(状態3,7)でも,状 態0と同様の判定で遷移する.



図 6 アクセラレータの制御フロー

#### 3.6 課 題

本章の手法によるアクセラレータ合成には課題が2点ある. 1点は、実際には不要なレジスタファイルアクセス演算が挿入 され、実行サイクル数が増加することである.例えば、図7(a) には、\$1, \$3, \$4 の値が定義されているが、これらの値が、以降 で使われるとは限らない. しかし、アクセラレータ化区間の情 報だけでは、そのデータが使われるかどうかを判定できないた め、DFG で値を定義している全てのレジスタに対してレジス タファイル書き込み演算を挿入する必要がある. また、レジス タファイルアクセス演算の挿入を DFG 単位で行うため、図 7 (b) のように、DFG1 で読み出した \$3 を次の DFG2 で再び読 み出したり、DFG1 で定義した \$5 レジスタを次の DFG2 で読 み直したり等の冗長な処理が発生する.



図7 レジスタファイルアクセス演算によるオーバーヘッドの増大

もう1点は,スケジューリング時の必要以上の待ち合わせの 発生である.例えば,図4(a)のI3がメモリアクセス命令では ない場合,ロード演算は2サイクル目に実行しても支障はない. しかし,アクセラレータ化する区間の解析だけではそれを判定 できないため,ロード演算は必ず3サイクル目にスケジューリ ングせざるを得ない.

## 4. 機械語プログラムの全域解析による最適化

本稿では、3.6 節の課題を解決するため、アクセラレータ化し ない部分を含む機械語プログラム全域の解析に基づく最適化手 法を提案する.本手法では不要なレジスタファイルアクセスの 抑制と、ソフトウェアとの依存関係を考慮したスケジューリン グを行い、オーバーヘッドの削減を図る.

4.1 不要なレジスタファイルアクセス演算の抑制

例えば、3.6 節の図 7 (a) において、アクセラレータの終了後 に \$4 レジスタのみ参照する可能性があることが分かれば、\$1、 \$3 のレジスタファイル書き込み演算は挿入しなくて済む.

本手法では、アクセラレータ実行終了後に参照する可能性が あるレジスタの集合を、プログラム全体のデータフロー解析に より求め、これに基づいて不要なレジスタファイル書き込み演 算の挿入を抑制する。例えば、図 8 (a) において、DFG5 の後に \$1, \$2 レジスタ、DFG6 の後に \$8 レジスタのみが参照される ことが分かったとする。すると、DFG5 と DFG6 より逆方向に DFG をたどることにより、\$1, \$2, \$8 を最後に定義している 箇所を同定できるため、この箇所にのみレジスタファイル書き 込み演算を挿入する。図 8 (b) がこの結果得られる CDFG で ある。

冗長なレジスタファイル読み出し演算の挿入も同様にして抑 制することができる.データフロー解析により,アクセラレー タで参照されるレジスタが図 9 (a) のように \$3, \$5, \$4 と分 かったとする. DFG1 と DFG2 より DFG をたどることによ り,これらのレジスタが最初に参照される箇所が同定できるた め,この箇所にのみレジスタファイル読み出し演算を挿入する



(図 9 (b)). ただし, レジスタファイルアクセス演算を挿入する 際,前後の DFG との整合性を確保する必要がある. 例えば, 図 10 のように, DFG3 にソフトウェアとアクセラレータの両方の 遷移がある場合を考える. ソフトウェアで定義される \$4 の値 を読み出すために, 図 10 (a) のように DFG3 にレジスタファ イル読み出し演算を挿入するが, これによって, DFG1 で定義 される \$4 の値が失われてしまう. これを防ぐため, DFG3 に \$4 レジスタファイル読み出し演算を挿入する際に, その遷移元 をたどり, \$4 レジスタを定義する DFG1 に \$4 のレジスタファ イル書き込み演算を挿入する (図 10 (b)).



4.2 ソフトウェアとの依存関係を考慮したスケジューリング 3.6 節の2つ目の課題は、ソフトウェア部分で実行される命 令を把握することにより解決できる.これは、プログラム全体 を CDFG に変換する際に、アクセラレータ起動の直前のソフ トウェアで実行される数命令、およびアクセラレータ終了の直 後のソフトウェアで実行される数命令のリストを取得すること により実現できる.必要な命令数は CPU のパイプライン構成 に依存して決まる.

図 11 に例を示す. プログラム全体を CDFG に変換する際, SW DFG1 のように,元となったプログラムがいつメモリやレ



ジスタにアクセスするかの情報を記憶する.その後,アクセラ レータ化 DFG (Acc DFG)をスケジューリングする直前に,そ の遷移前の SW DFG1, SW DFG2 のアクセス情報を "Access Top" に集約し,その遷移後の SW DFG5 のアクセス情報を "Access Bottom" に集約する.5 段パイプラインの場合,遷移 前 DFG の最後の 3 命令分,遷移後 DFG の先頭から 3 命令分 のアクセス情報を集約すればよい.この例では,SW DFG2 に は 2 命令しかないため,さらに前の SW DFG3,SW DFG4 も 調べ,それぞれ最後の 1 命令分のアクセス情報を集約する.そ して,この情報を基に Acc DFG のスケジューリングを行う.



図 11 メモリおよびレジスタのアクセス情報の記憶と集約

ロード/ストア演算およびレジスタファイルアクセス演算の スケジューリングは、図 11 の "Access Top"の情報を参照し て行う.スケジューリング制約が緩和される条件を表 3 に示す. プログラムカウンタ更新演算のスケジューリングは、図 11 の "Access Bottom"の情報を参照して行う.アクセス情報による スケジューリング制約の緩和を表 4 に示す. '制約'列は, '条件' 列の条件を満たす場合に、プログラムカウンタ更新演算が最後 の'演算'列の演算の何サイクル前以降に実行できるかを表す.

表 3 遷移前 DFG のアクセス情報によるスケジューリング制約の緩和

演算	条件	制約
ロード演算	直前の 1 命令が非メモリアクセス	2 サイクル目以降
ストア演算	直前の 2 命令が非メモリアクセス	1 サイクル目以降
R 演算	直前の 1 命令がメモリロードかつ	1 サイクル目以降
	R 演算が直前の 1 命令の結果を未使用	
W 演算	直前の 1 命令が非 RF 書き込み	3 サイクル目以降
	直前の 2 命令が非 RF 書き込み	2 サイクル目以降
	直前の 3 命令が非 RF 書き込み	1 サイクル目以降

## 5. 実装と実験

本稿で提案するアクセラレータ合成手法および最適化手法を

表 4 遷移先 DFG のアクセス情報によるスケジューリング制約の緩和

演算	条件	PW 演算の制約
ロード演算	直後の 1 命令が非メモリアクセス	4 サイクル前以降
ストア演算	直後の 2 命令が非メモリアクセス	5 サイクル前以降
	直後の 3 命令が非メモリアクセス	6 サイクル前以降
R 演算	直後の 1 命令が非 RF 読み出し	1 サイクル前以降
	直後の 2 命令が非 RF 読み出し	2 サイクル前以降
	直後の 3 命令が非 RF 読み出し	3 サイクル前以降
W 演算	直後の 1 命令が書き込み結果を未使用	3 サイクル前以降
	直後の2命令が書き込み結果を未使用	4 サイクル前以降
	直後の 1 命令が非 RF 書き込み	5 サイクル前以降

ACAP [10] に実装した. いくつかのプログラムの一部をアク セラレータに合成した結果を表 5 に示す. プログラムは AES と, CHStone [11] の SHA, Blowfish の 3 つを用い, それぞれ呼 出し回数の多い 1 関数全体をアクセラレータ化した. CPU は MIPS R3000 互換プロセッサを使用した. アクセラレータの合 成では, ALU の資源制約は 9 個に設定し, バインディングには 部分共有手法 [12] を適用した. ALU の遅延は 7 ns で, 1 サイ クルあたり 25 ns になるようチェイニングを適用した. 「SW 単体」は CPU のみ, 「SW+HW (最適化なし)」は CPU と 最適化手法を適用せずに生成したアクセラレータ, 「SW+HW (最適化あり)」は 最適化手法を適用した上で生成したアクセラ レータでの結果を表す. Slice は CPU とアクセラレータを合わ せた回路のスライス数である. cycle はプログラム全体の実行 に掛かったサイクル数, delay は遅延時間 (単位は ns) を表す.

結果として、最適化手法を適用したアクセラレータの場合、 CPU の約 0.5 倍から約 1.4 倍のアクセラレータの追加により、 プログラム全体の実行速度を約 1.5 倍から 3 倍に高速化するこ とができた.また、表 5 の sha のように、最適化なしのアクセ ラレータではソフトウェア単体より実行サイクル数が増大して いた場合でも、最適化手法により、実行サイクル数を大きく減ら せた.

しかし, 遅延はチェイニングの設定に反し, 25 ns を大きく 超える結果となった. この遅延は, 実際には使用されない経路 (フォルスパス) によるものであり, 実際の遅延は 25 ns 程度で あると考えられる.

6. む す び

本稿では,機械語プログラムの指定区間を CPU 密結合型ア クセラレータに合成する手法を提案した.本手法を高位合成シ ステムに実装し,生成したアクセラレータで実験した結果,CPU の最大約 1.4 倍の面積のアクセラレータの追加により,プログ ラム全体の実行速度を最大 3 倍に高速化できた.

今後の課題としては、バインディングアルゴリズムの改良に よるフォルスパスの解消等が挙げられる.

謝 辞

本研究に関して有益な御助言を頂いた元立命館大学の中谷嵩 之氏に感謝いたします.また、本研究に関してご協力、ご討議頂 いた山下真司氏、伊藤直也氏をはじめ、関西学院大学石浦研究室 の諸氏に感謝いたします.

- Daniel D. Gajski, Nikil D. Dutt, Allen C-H Wu, and Steve Y-L Lin: *High-Level Synthesis: Introduction to Chip and System Design*, Kluwer Academic Publishers (1992).
- [2] Seng Lin Shee, Sri Parameswaran, and Newton Cheung: "Novel architecture for loop acceleration: A case study," in Proc. Workshop on Hardware/Software Codesign+International Symposium on System Synthesis '05, pp. 297–302 (Sept. 2005).
- [3] Andrew Canis, Jongsok Choi, Mark Aldham, Victor Zhang, Ahmed Kammoona, Jason Anderson, Stephen Brown, and Tomasz Czajkowsk: "LegUp: High-level synthesis for FPGA-based processor/accelerator systems," in Proc 19th ACM/SIGDA International Symposium on Field Programmable Gate Arrays, pp. 33–36 (Feb. 2011).
- [4] Greg Stitt and Frank Vahid: "Binary synthesis," ACM Trans. on Design Automation of Electronic Systems, vol. 12, no. 3, article 34 (Aug. 2007).
- [5] 瀬戸謙修,藤田昌宏: "高位合成技術を利用したカスタム命令自動生成手法,"情報処理学会 DA シンポジウム 2006, pp. 49-54 (July 2002).
- [6] Nagaraju Pothineni, Philip Brisk, Paolo Ienne, Anshul Kumar, and Kolin Paul: "A High-level synthesis flow for custom instruction set extensions for application-specific processors," in Proc. Asia and South Pacific Design Automation Conference 2010, pp. 707–712 (Jan. 2010).
- [7] 戸田勇希,石浦菜岐佐,神原弘之,冨山宏之: "CPUと密に結合したコプロセッサに基づくハードウェア/ソフトウェア協調設計," 情報処理学会研究報告,2010-ARC-187-16/2010-EMB-15-16 (Jan. 2010).
- [8] 佐竹俊亮,石浦菜岐佐,田村真平,神原弘之,冨山宏之: "機械語 の複数部分を高速化する CPU 密結合型ハードウェアアクセラ レータ,"電子情報通信学会技術研究報告,VLD2012–119 (Jan. 2013).
- [9] 伊藤直也、石浦菜岐佐、冨山宏之、神原弘之: "CPUとハードウェ アアクセラレータの実行切替えの高速化,"電子情報通信学会ソ サイエティ大会、A-3-8 (Sept. 2013).
- [10] 池上達也,石浦菜岐佐: "MIPS アセンブリを中間表現とする高 位合成,"情報処理学会関西支部大会 2008, A-03 (Oct. 2008).
- [11] Yuko Hara, Hiroyuki Tomiyama, Shinya Honda, Hiroaki Takada, and Katsuya Ishii: "CHStone: A benchmark program suite for practical C-based high-level synthesis," in *IEEE International Symposium on Circuits and Systems*, 2008, pp. 1192–1195 (May 2008).
- [12] 田村真平,丸谷亮祐,石浦菜岐佐: "高位合成のバインディングに おける演算器の部分共有,"電子情報通信学会ソサイエティ大会, A-3-6 (Sept. 2011).

表 5 アクセラレータの性能評価

Prog	SW 単体			SW+HW (最適化なし)			SW+HW (最適化あり)		
	Slice	cycle	delay	Slice	cycle	delay	Slice	cycle	delay
AES	3221 (1.00)	47953 (1.00)	25.957	4922 (1.53)	44453(0.93)	37.612	4643 (1.44)	32353 (0.67)	28.627
SHA	3221 (1.00)	746649 (1.00)	25.957	7351 (2.28)	826062 (1.11)	49.274	7642(2.37)	250125(0.33)	42.909
Blowfish	3221 (1.00)	761878 (1.00)	25.957	7198 (2.23)	385987 (0.51)	37.785	7310 (2.27)	375448(0.49)	62.253