# RTOS 利用システムの汎用高位合成系を用いたフルハードウェア化

冨山 宏之<sup>††</sup> 神原 弘之<sup>†††</sup> 石井 雄吾† 石浦菜岐佐† 安堂 拓也<sup>†</sup>

; 関西学院大学 〒669-1337 兵庫県三田市学園 2-1 †† 立命館大学 〒 525-8577 滋賀県草津市野路東1丁目 1-1 ††† 京都高度技術研究所 〒 600-8813 京都市下京区中堂寺南町 134 番地

あらまし 本稿では、RTOS を用いたシステムのフルハードウェア実装を汎用的な高位合成システムによって行う手法 を提案する. 六車らは、タスク/ハンドラおよび RTOS のカーネル機能を全てハードウェア化することによりリアルタイ ムシステムの応答性能を飛躍的に向上させる手法を提案しているが、独自のバイナリ合成システムに依存しており、汎 用的な高位合成システムではタスクの実行制御や共有変数へのアクセスをそのまま合成することが困難であった.本 稿では、タスクの実行を実行/停止信号ではなく、タスクからのサービス要求の実行/保留により制御する方式と、メモリ アクセスのラッパークラスを定義して最小限の書き換えで共有変数へのアクセスを可能にする方法により,一般的な高 位合成システムで RTOS 利用システムのフルハードウェア実装を可能にする.本手法を TOPPERS/ASP3 カーネル付属 サンプル "sample1" を縮小したプログラムに適用した結果, Xilinx Vitis HLS を用いてハードウェアを合成することが できた.また、これにより従来手法に比べて回路規模を大幅に削減することができた.

キーワード リアルタイムシステム, RTOS, システム合成, ハードウェアアクセラレータ, TOPPERS/ASP3, 高位合成

# Full Hardware Implementation of RTOS-Based Systems Using General-Purpose High-Level Synthesizer

Takuya ANDO<sup>†</sup>, Yugo ISHII<sup>†</sup>, Nagisa ISHIURA<sup>†</sup>, Hiroyuki TOMIYAMA<sup>††</sup>, and Hiroyuki

# KANBARA<sup>†††</sup>

<sup>†</sup> Kwansei Gakuin University, Gakuen 2–1, Sanda, Hyogo, 669–1337, Japan †† Ritsumeikan University, 1-1-1 Noji-Higashi, Kusatsu, Shiga, 525-8577, Japan ††† ASTEM RI/KYOTO, 134 Chudoji Minamimachi, Shimogyo-ku, Kyoto, 600-8813, Japan

Abstract This article proposes a method for implementing a whole RTOS-based system as hardware using general-purpose high-level synthesizer. Muguruma has proposed a scheme where both all the tasks/handlers and all the RTOS functions are implemented as hardware. However, it assumes the use of a dedicated binary synthesizer, ACAP, where generated task modules have stall ports for suspending their execution and accesses to globally shared variables are realized as loads/stores using automatically generated addresses, which are not necessarily possible by general high-level synthesizers. This paper proposes a method where execution of tasks is controlled by allowing/disabling execution of service calls from the tasks, and code transformation using a wrapper class for shared variable accesses and functions within a function, to make general high-level synthesizers applicable to the full-hardware scheme. Based on the proposed methods, a hardware module for a reduced version of "sample1" bundled with TOPPERS/ASP has been successfully implemented as hardware using Xilinx Vitis HLS, where the size of the resulting circuit was substantially smaller than that by the previous method.

Key words Real-Time Systems, RTOS, System Synthesis, Hardware Accelerator, TOPPERS/ASP3, High-Level Synthesis

## 1. はじめに

ビスを提供するために益々高い機能が要求されるようになって

いる.特に、車載機器やロボットの制御には高い機能とともに高 い応答性能が要求される. このようなシステムの開発はリアル 情報通信技術の発展に伴い,組み込みシステムには新しいサー タイム OS (RTOS) を用いて行われる. RTOS は、予め定められ た時間内にタスクの実行が完了できるようなシステムを設計す

るための機能を提供する.しかし,システムの高機能化が進むに つれてその応答性能の確保は難しくなってきている.

RTOS を用いたシステムの応答性能を向上させる手法として, RTOS 機能の一部または全てをハードウェア実装する方法があ る. 文献 [1] [2] [3] では RTOS のスケジューラのハードウェア化 による高速化を行っており, 文献 [4] [5] では RTOS のほとんど の機能をハードウェア実装している. しかし, これらの手法では タスクやハンドラはソフトウェアで実装されており, CPU 待ち やコンテキストスイッチによるオーバーヘッドが発生する. 一 方, タスクやハンドラを高位合成技術 [6] を利用してハードウェ アに合成することにより応答性能の向上を図る手法 [7] [8] が提 案されているが, これらの手法では, RTOS および一部のタスク はソフトウェアとして実行される. また, 文献 [9] [10] は割込み ハンドラを含むシステム全体のハードウェア化を行っているが, 対象はベアメタルシステムに限られる.

この課題を解決する一手法として, 文献[11] はタスク/ハンド ラおよび RTOS のサービス機能全てをハードウェア化する手法 を提案している. タスクはそれぞれ独立に動作するハードウェ アに合成され, 実行可能状態のタスクは全て並列に実行できるた め, CPU 待ちやタスク切り替えのオーバーヘッドが無い. TOP-PERS/ASP3 および FreeRTOS を対象とした実装[12][13][14] で は高い応答性能を実現しているが, 回路規模に課題があった. 文 献[15] では, 文献[11] のハードウェア構成において, 各タスク 内部に重複して実装されている RTOS のサービス処理機能をタ スク管理ハードウェア側に集約することによって, 回路規模の 削減を試みている.

しかし、これらの手法では独自のバイナリ合成システム ACAP[16]に依存した実装を行っているため、汎用的な高位 合成システムを用いてタスクの実行制御や共有変数へのアクセ スをそのまま合成することが困難である.

本稿ではこの課題を解決する手法として,汎用的な高位合成 システムを用いて RTOS 利用システムをフルハードウェア化す る手法を提案する.本手法では、タスクの実行制御を実行/停止 信号を用いて行うのではなく、タスクからのサービス要求の実 行/保留により行うようにする.また、共有メモリアクセスのラッ パークラスを定義することにより最小限の書き換えで一般的な 高位合成システムを用いてタスクをハードウェア化できるよう にする.

本手法を TOPPERS/ASP3 カーネル付属サンプル "sample1" を縮小したプログラムに適用した結果, Xilinx Vitis HLS を用い てハードウェアを合成することができた. また, これにより従来 手法に比べて回路規模を大幅に削減することができた.

## RTOS を用いたシステムのフルハードウェア 実装

#### 2.1 概 念

文献[11][15]では, RTOS 機能を利用したプログラムを入力 とし, これを実行するプロセッサと機能等価なハードウェアを 合成する手法を提案している. この手法の概念を 図1 に示す. TSK*i* は入力となるタスクプログラムであり, 高位合成によって



図 1: RTOS を用いたシステムのフルハードウェア実装

独立したハードウェアモジュールとして実装される.また,マ ネージャ (manager) は RTOS 機能をハードウェア化したもので ある.

実行可能状態になったタスクは全て並列に動作する. マネー ジャは各タスクの状態変数の値を用いて実行/停止を制御する 信号を生成し,これらの実行制御を行う. 複数のタスクがデータ メモリ (DMEM) へ同時にアクセスした場合は,優先度を用いて アービタ (arbiter) モジュールが調停を行う.

この手法では、タスクはハードウェア化されている上、独立に 並列実行されるため、CPU 待ちやコンテキストスイッチによる オーバーヘッドがなく、従来手法に比べてシステムの応答性能 を大幅に向上させることができる.

#### 2.2 文献[15]のアーキテクチャ

文献[15] で合成されるハードウェアの構成を 図 2 に示す. TSK*i* はタスクをハードウェア化したものである.タスクの実行 制御はマネージャが各タスクの状態に基づいて実行を停止する 制御信号 stall を出すことにより行う.即ち,タスクが実行状態 にあれば stall 信号を 0 にし,それ以外の場合には stall を 1 にし てタスクの実行を一時停止する.なお,タスクが実行可能状態に なるとマネージャは次のサイクルにこれを実行状態に更新する. S*j* はサービスモジュールでありタスクの状態変更,ミューテッ クスロック,データキュー等 RTOS が提供するサービスを実行 する.

タスクは TiF にサービス番号を、TiA に引数を書き込むこと により、マネージャにサービスを要求する. これらのレジスタ はアドレス空間に配置されており、addr と data のポートを使っ てタスクからアクセスできる. サービス間の競合を避けるため、 サービスは一度に一つずつ実行される. 複数のタスクがサービ スを要求している場合には、調停回路 (Request Arbiter) がタスク の優先度に基づいて調停を行い、実行するサービスを決定する. サービスの返り値等の結果値は TiA に書き込まれ、タスクはこ の値を受信して実行を再開する.

#### 2.3 ACAP と汎用高位合成系

文献[11][15] が用いているバイナリ合成ツール ACAP は, MIPS の機械語プログラムを入力として,これを高位合成と同様 の手法によってハードウェア記述言語に変換するものである. C や C++ で書かれたプログラムは MIPS 用コンパイラでコンパイ ルして得られる機械語を経て合成できる他, アセンブリやイン

TSK0	TSK1	TSK2			
stall addr data	stall addr data	stall addr∏data			
TOF TOA	T1F T1A	T2F T2A			
manager					
Request Arbiter					
S0 S1 S2 S3					
arbiter					

図 2: 文献 [15] のハードウェア構成

ラインアセンブリによるプログラムも合成可能である.また,機 械語を入力とするため,プログラム中のメモリアクセスをその ままハードウェア化することが可能であり,グローバル変数や ポインタを介したデータの読み書きを含むプログラムをソース コードの修正なしに合成できる.

文献[11][15]の実装は ACAP に依存しているが,タスクやハ ンドラはほとんどの場合 C や C++ 言語で書かれるため,必ずし も機械語からの合成の必要はなく,一般的な高位合成系を利用 できることが望ましい.

文献[15]の実装を汎用の高位合成系で行うためには,二つの 課題を解決する必要がある.

一つは、ACAPの合成する回路は stall ポートを有しており、これによって回路の実行停止を制御している点である. 汎用の高位合成系は必ずしもこのようなポートを生成しない. また、外部からの信号によって任意の時点で実行を停止するような動作をC言語レベルで記述することはできない.

もう一つは複数のタスクが共有する変数 (グローバル変数) へ のアクセスである. ACAP では機械語にある lw/sw のようなメ モリアクセス命令の動作がそのままハードウェア化されるた め,多くの共有変数があってもそれらをアドレス空間に配置し て自然な方法でアクセスできる. 汎用の高位合成系でもアドレ スポートを生成して同様のアクセスを実現することはできるが, そのためにはユーザプログラム (タスク) の書き換えが必要に なる.

#### 3. 汎用高位合成系を用いたフルハードウェア化

#### 3.1 概 要

本稿では、リアルタイムシステムのフルハードウェア実装を 汎用高位合成系を用いて行う手法を提案する.従来手法と同様, RTOS 機能を利用したプログラムを入力とし、これを実行する CPUと機能等価なハードウェアを生成する. RTOS の機能を提 供するマネージャは RTL で設計し、タスクモジュールを高位合 成により生成する.

従来手法では実行を一時停止するための信号 (stall) を使って タスクの実行制御を行っていたのに対し,本手法ではタスクの サービス待ちを利用することによって,stall 信号を使わずにタス クの実行制御を行う.制御レジスタへのアクセスはメモリマッ プド I/O ではなく,ポートを介して直接行うようにする.また, メモリアクセス用のラッパークラスや関数内関数を用いること により,ソースコードの書き換え量を最小限にする.



図 3: stall 信号によるタスクの実行制御



図 4: タスク/マネージャ間のインタフェース

#### 3.2 タスクの実行制御

本手法では、タスク T がサービスを要求した際に、

## T が実行状態でなければサービスを実行せず タスクを待たせる

ことにより, stall 信号によるタスクの実行停止と等価な機能を 実現する. ここでマネージャの提供するサービスには共有メモ リへのアクセスも含める. この方法では, 実行状態でないタスク もローカルには動作することになる. しかし, 実行状態でないタ スクからのサービスコールと共有メモリアクセスが保留される のであれば, システムの全体としての動作の意味は変わらない.

従来手法では 図 3 (a) のように各タスクの状態から生成した stall 信号をタスクに送信していたが,本手法では同じ stall 信号 を 図 3 (b) のようにタスクからのサービスをブロックするのに 用いる. 即ち,タスクがサービス要求をして,そのタスクが実行 状態でなければ RA が要求を受けつけないようにする.その結 果,タスクは再び実行可能状態になるまで実行されなくなる.

#### 3.3 制御レジスタへのアクセスとサービスコールのスタブ

本手法では、制御レジスタをメモリ空間に配置してメモリア クセスにより読み書きを行うのではなく、各制御レジスタに対 して直接アクセスするポートを作成して制御レジスタの読み書 きを行う.これにより、複数の制御レジスタアクセスが必要な場 合のサイクル数が削減できる.

従来手法と本手法のタスク/マネージャ間のインタフェースを それぞれ図4(a)(b)に示す.\_FはTiFレジスタに要求するサー ビスのIDを書き込むためのポートであり,\_AjはTiAjレジス タに引数を書き込んだり,サービスの結果値をTiAjレジスタか ら読み出すためのポートである.\_Ajポートはシステムで使用 しているサービスに必要な最大数に合わせて用意する.前節で 述べた通り本手法では stall 信号を廃している.

本手法のインタフェースに基づくサービス呼び出しのための コード記述例を図5 に示す. (a) はタスクからのサービス呼び 出しであり,この例の chg\_pri(tskid, tskpri) は ID が tskid である タスクの優先度を tskpri に変更するものである. (b) はサービス コールの本体, 即ちマネージャの制御レジスタを読み書きするた

1 2 3 4 5	<pre>{      chg_pri(TSK1, LOW_PRI);  }</pre>
	(a) タスクからのサービスコール
1 2 3	<pre>#define chg_pri(tskid, tskpri) \     _chg_pri(tskid, tskpri, _F, _A0, _A1)</pre>
4	ER _chg_pri(ID tskid, PRI tskpri
6	volatile int* const _F, volatile int* const _A0.
8	<pre>volatile int* const _A1){  * A0 = tskid:</pre>
10	*_A1 = tskpri;
11	ap_wait(); // 次サイクルに以下を実行
12	^_F = SEKV_CIKL_ISK   MEIHOD_CHG_PRI;   an wait()・// 次サイクルに以下を実行
14	return *_A0;
15	}

(b) サービスコールの本体 (スタブ)

図 5: タスクおよびサービスコールの記述例

めのスタブである. 1-2 行目の define 文によって制御レジスタ にアクセスするポートへのポインタを追加している. 9-10 行目 で 2 つの引数を \_A0, \_A1 に出力している. 12 行目で \_F にサー ビス要求 (サービスモジュールを指定する SERV\_CTRL\_TSK と 処理を指定する METHOD\_CHG\_PRI を連結したもの)を書き込 むとマネージャがその処理を開始する. 11 行目の ap\_wait 文は, 引数を書き込む前に実行が始まるのを防ぐために \_F への書き 込みを 1 クロック後に行うことを指定するものである. マネー ジャは実行結果 (返り値) を \_A0 に書き込むので, それを待って その値を 14 行目でタスクに返す.

本手法では共有メモリの読み出しおよび書き込みもサービス コールと同様の枠組で行う.例えば, int 型の共有データアクセ スに対しては M\_READ\_int, M\_WRITE\_int というアクセス関数 を用意する. M\_READ\_int(addr) は共有メモリから addr に対応 するデータを読み出して返すものであり, M\_WRITE\_int(addr, data) は共有メモリの addr に対応する場所に data を書き込むも のである.

これらの関数本体の記述例をそれぞれ 図 6 (a) (b) に示す. いずれも引数を出力した後にサービス番号を出力している. M\_WRITE\_int 関数の 11 行目にある return 文は実行状態でない タスクのサービス要求を待たせるためのものである.

これらの共有メモリアクセス関数を用いると,図7(a)のタス ク中のグローバル変数アクセスは図7(b)のように書き換えら れる.上方のX\_ADDRESS,Y\_ADDRESSは、各共有変数のアド レス値である.元プログラムのx = 1;は下方の3行目のよう になり、y = x + 2;は4行目のようになる.

このような書き換えを軽減するため、本手法では、共有変数ア クセスのラッパークラスを定義する. ラッパークラスを用いた 場合のタスクの記述例を 図7(c) に示す. 2-3 行目は x と y を G\_int クラスのインスタンスとして宣言したものであり、これに よって 5-6 行目のようにグローバル変数のアクセスは元のプロ グラムから書き換えることなく扱うことができる. G\_int は 図



(a) M\_READ\_int

1	ER M_WRITE_int ( <b>int</b> index,
2	int value,
3	volatile int* const _F,
4	volatile int* const _A0,
5	<pre>volatile int* const _A1){</pre>
6	<pre>*_A0 = index;</pre>
7	*_A1 = value;
8	ap_wait(); // 次サイクルに以下を実行
9	*_F = SERV_GRW   METHOD_WRITE;
10	ap_wait(); // 次サイクルに以下を実行
11	<b>return *_A0;</b> // 書き込み処理の完了通知
12	}

(b) M\_WRITE\_int

図 6: 共有変数アクセスサービスの記述例

1	int x:
2	int y;
3	
4	{
5	
6	x = 1;
7	y = x + 2;
8	
9	}

(a) タスクの元プログラム

1 2	<pre>#define X_ADDRESS 0x8000000 #define Y_ADDRESS 0x80000004</pre>
1 2	
3	M_WKIIE_Int(X_ADDRESS, I);
4	M_WRITE_int(Y_ADDRESS, M_READ_int(X_ADDRESS) + 2);
5	
6	}

(b) 書き換え後のプログラム

1	{	
2		G_int x(_F, _A0, _A1);
3		G_int y(_F, _A0, _A1);
4		
5		x = 1;
6		y = x + 2;
7		
8	}	

(c) ラッパークラスを利用したプログラム

図 7: タスクの共有変数アクセスの記述例

8 のように定義できる.

3.4 合成するタスクプログラムの構成

ー般に1つのタスクプログラムは複数の関数から構成される. そのため、制御レジスタにアクセスするための外部ポートや共 有変数アクセス用のオブジェクトをこれらの関数間で共有する 必要がある.本手法では、タスクを構成する各関数をタスクモ ジュールに合成される関数の関数内関数にすることにより、こ れらの共有を可能にする.

例えば、図9(a) に示すようなタスクプログラムが与えられ

```
static int addr = 0x80000000;
    class G_int{
              int address
       volatile int* const _F;
volatile int* const _A0;
 5
       volatile int* const A1:
    public:
 C
10
       \texttt{G\_int}(\texttt{volatile int}^* \texttt{ const } \texttt{f}, \texttt{ volatile int}^* \texttt{ const } \texttt{a0},
               volatile int* const a1)
11
               : address(addr), _F(f), _A0(a0), _A1(a1) {addr += 4;}
12
13
       operator int () { return M_READ_int(address, _F, _A0); }
14
15
       G_int& operator = (int value) {
          M_WRITE_int(address, value, _F, _A0, _A1);
16
17
         return *this;
18
19
20
       G_int& operator = (G_int& x) {
         *this = (int) x;
return *this;
21
22
23
24
    }:
```

図 8: 共有変数アクセス用ラッパークラス



(a) タスクの元プログラム

(b) 高位合成の入力となる記述

図 9: 複数の関数から成るタスクの変換例

たとする. グローバル変数 x, y と関数 sub, tsk を宣言してお り, 関数 tsk がこのタスクの本体であるとする. このプログラム は 図 9 (b) のようなコードに変換して高位合成系の入力とする. 1-23 行目でタスクモジュールに対応する関数 tsk\_main を新た に宣言し, 元プログラム全体を覆う. 2-4 行目では作成した関数 の引数に外部ポート用の変数を記述し, 7-8 行目でクラスイン スタンス x, y を宣言している. そして, 10-20 行目で sub 関数と tsk 関数を関数内関数として記述している.

これにより, \_F, \_A0, \_A1, x, および y は sub および tsk から グローバル変数のように扱うことができる. 関数 sub および tsk の本体はそのまま用いることができるので, この変換の自動化 は容易に行える.

#### 4. 実装と実験

本手法に基づき TOPPERS/ASP3 付属のサンプルプログラム "sample1"をハードウェア化した.このプログラムは,全体を制 御するタスク MAIN\_TASK, 例外を処理するタスク EXC\_TASK, および3つの並行タスク TASK1, TASK2, TASK3 からなる. MAIN\_TASK はシリアル通信からメッセージを受けとり,以下 のサービスコールを実行する.

act\_tsk, can\_act, ter\_tsk, chg\_pri, get\_pri, wup\_tsk,

can\_wup, rel\_wai, sus\_tsk, rsm\_tsk,

loc\_cpu, unl\_cpu

ただし, アラームハンドラ, サイクルハンドラ, 割り込みハンド ラは未実装であり, 関連するサービスコールの呼び出しは削除 している.

合成した各モジュールの回路規模を表1(a)に示す.マネー ジャおよびサービスモジュールは Verilog HDL で設計し, Xilinx Vivado 2020.2 で Xilinx FPGA Artix-7 (xc7a100tcsg324-3)をター ゲットに論理合成した.タスクモジュールは,本手法では高位合 成系 Xilinx Vitis HLS 2020.2 により合成し,文献[15]のシステ ムはバイナリ合成システム ACAP[16]により合成した. #LUT はルックアップテーブル数, #FF はフリップフロップ数である.

arbiter モジュールは文献 [15] では外部メモリアクセスの調停 に用いていたが,本手法ではメモリアクセスをサービスに統合 したことにより arbiter モジュールを廃している.serv\_grw モ ジュールは本手法で新たに設計した共有変数アクセスのサービ スモジュールである.manager モジュールの回路規模減少は,タ スクモジュールとのインタフェースの変更や arbiter モジュール とのインタフェースを廃したことによるものと考えられる.

高位合成により生成する TASK1, TASK2, TASK3, MAIN\_TASK, EXC\_TASK の回路規模は文献[15] に比べて大幅に削減できている. これは主に高位合成系のツール性能の差によるものと考えられる.

合成したシステムのクリティカルパス遅延を表1(b)に示す. 回路規模と同様に、文献[15]に比べて遅延も削減できている.

合成したシステムの応答性能を表2 に示す. #cycle は、タス クが各サービスコールの要求処理を開始してから返り値を受信 するまでの実行サイクル数を表す.例えば、1 行目の act\_tsk は、 タスクが TA レジスタに引数を書き込み、対象タスクを休止状 態から実行可能状態に遷移させ、サービス完了通知を受信する までのサイクル数であり、文献[15]に比べて1 サイクル削減で きている.サービス処理の内容は変更していないので、制御レジ スタへのアクセス方法を変更した影響であると考えられる.ま た、latency は実行サイクル数とクリティカルパス遅延の積であ り. いずれのサービスコールも 150 ns 以内に実行することがで きている.

#### 5. む す び

本稿では、汎用的な高位合成系を用いて、RTOS を利用したシ ステムをフルハードウェア実装する手法を提案した.新たなタ スクの実行制御方式、およびメモリアクセス用ラッパークラス や関数内関数定義を利用したプログラム変換方法を提案した. 本手法に基づき、テストプログラムが高位合成システム Xilinx Vitis HLS を用いてハードウェア実装できることを確認した.ま た、これにより文献[15] に比べてシステム全体の回路規模を大 幅に削減することができた.

#### 表 1: sample1 の合成結果

	文献[15]		本研究	
	(ACAP)		(Vitis HLS)	
module	#LUT #FF		#LUT	#FF
top	0	5	0	0
arbiter	323	5	-	-
serv_grw	-	-	300	1,025
serv_ctrl_tsk	815	141	990	146
manager	3,592	3,871	2,394	3,041
TASK1	5,327	973	103	218
TASK2	5,988	901	104	219
TASK3	5,729	937	104	219
MAIN_TASK	5,331	963	323	559
EXC_TASK	5,883	967	8	8
total	32,988	8,763	4,326	5,435

(a) 回路規模

(b) クリティカルパス遅延 [ns]				
	文献[15]	本研究		
	13.407	9.783		

High-level synthesizer: ACAP (2016.10), Xilinx Vitis HLS (2020.2) Logic synthesizer: Xilinx Vivado (2020.2) Target: Xilinx Artix-7 (xc7a100tcsg324-3)

	文献 [15]		本研究		
service call	#cycle	latency [ns]	#cycle	latency [ns]	
act_tsk	11	147.477	10	97.830	
ext_tsk	11	147.477	10	97.830	
slp_tsk	16	214.512	15	146.745	
dly_tsk	14	187.698	12	117.396	
chg_pri	11	147.477	9	88.047	
get_tim	11	147.477	9	88.047	

表 2: サービスコールの実行サイクル数と遅延

現在, TOPPERS/ASP3 を主なターゲットとして RTOS のサー ビス機能のハードウェア設計を進めているが, FreeRTOS にも 対応していくことが課題として挙げられる.また,現在は手動 でタスクのプログラムの変換とマネージャ等のハードウェアモ ジュールの設計を行っているため、これらの自動化も今後の課 題である.

#### 謝 辞

本研究に関して有益な御助言を頂いた元立命館大学の中谷嵩之氏, 元関西学院大学の田村真平氏,およびご支援を頂いた関西学院大学石 浦研究室の諸氏に感謝致します.本研究は一部 JSPS 科研費 19H04081, 20H00590, および 21K19776 の助成による.

#### 文 献

- [1] Y. Cho, S. Yoo, K. Choi, N-E Zergainoh, and A. A. Jerraya: "Scheduler implementation in MPSoC design," in Proc. ASP-DAC 2005, pp. 151-156 (Jan. 2005)
- [2] M. Vetromille, L. Ost, C. A. M. Marcon, C. Reif, and F. Hessel:

"RTOS scheduler implementation in hardware and software for real time applications," in Proc. RSP '06 pp. 163-168 (June 2006).

- [3] P. Kohout, B. Ganesh, and B. Jacob: "Hardware support for realtime operating systems," in Proc. CODES+ISSS '03, pp. 45-51 (Oct. 2003). DOI:http//doi.org/10.1145/944645.944656
- [4] T. Nakano, Y. Komatsudaira, A. Shiomi, and M. Imai: "Performance evaluation of STRON: A hardware implementation of a real-time OS," in IEICE Trans. Fundamentals, vol. E82-A, no. 11 pp. 2375-2382 (Nov. 1999).
- [5] N. Maruyama, T. Ishihara, and H. Yasuura: "An RTOS in hardware for energy efficient software-based TCP/IP processing," in Proc. SASP 2010, pp. 58-63 (June 2010).
- [6] D. D. Gajski, N. D. Dutt, A. C-H Wu, and S. Y-L Lin: High-Level Synthesis: Introduction to Chip and System Design, Kluwer Academic Publishers (1992)
- [7] S. Shibata, S. Honda, H. Tomiyama, and H. Takada: "Advanced system-builder: A tool set for multiprocessor design space exploration," in Proc. ISOCC 2010, pp. 79-82 (Nov. 2010).
- [8] Y. Ando, S. Honda, H. Takada, M. Edahiro: "System-level design method for control systems with hardware-implemented interrupt handler," IPSJ Journal of Information Processing, vol. 23, no. 5, pp. 532-541 (Sept. 2015).
- [9] N. Ito, N. Ishiura, H. Tomiyama, and H. Kanbara: "High-level synthesis from programs with external interrupt handling," in Proc. SASIMI 2015, pp. 10-15 (March 2015).
- [10] N. Ito, Y. Oosako, N. Ishiura, and H. Tomiyama, and H. Kanbara: "Binary synthesis implementing external interrupt handler as independent module," in Proc. RSP 2017, pp. 92-98 (Oct. 2017).
- [11] Y. Oosako, N. Ishiura, H. Tomiyama, and H. Kanbara: "Synthesis of full hardware implementation of RTOS-based systems," in Proc. RSP 2018, pp. 1-7 (Oct. 2018).
- [12] 大追 裕樹, 石浦 菜岐佐, 冨山 宏之, 神原 弘之: "RTOS を用い たシステムのフルハードウェア実装とその自動化,"信学技報, VLD2018-122, (Mar. 2019).
- [13] 中野 和香子, 石浦 菜岐佐, 冨山 宏之, 神原 弘之: "FreeRTOS を用 いたシステムのフルハードウェア合成,"信学技報, VLD2019-70 (Jan. 2020).
- [14] W. Nakano, Y. Shinohara, and N. Ishiura: "Full Hardware Implementation of FreeRTOS-Based Real-Time Systems," in Proc. IEEE Region 10 Conference (Dec. 2021).
- [15] 六車 伊織, 石浦 菜岐佐, 安堂 拓也, 冨山 宏之, 神原 弘之: "RTOS 利用システムのフルハードウェア化におけるサービス処理機能 の集約," 信学技報, VLD2020-75 (Mar. 2021).
- [16] N. Ishiura, H. Kanbara, and H. Tomiyama: "ACAP: Binary Synthesizer Based on MIPS Object Codes," in Proc. ITC-CSCC 2014, pp. 725-728 (July 2014).