## A-02

## 高位合成系 ACAP を用いた

# モーターの浮動小数点モデルの FPGA 上での実行

FPGA Simulation of Motor in Floating Point Precision Using Binary Synthesizers ACAP

竹林 陽<sup>†</sup> Hinata Takebayashi 伊藤 直也 <sup>†</sup> Naoya Ito

田村 真平 <sup>‡</sup> Shimpei Tamura

神原 弘之<sup>§</sup> Hiroyuki Kanbara 石浦 菜岐佐<sup>†</sup> Nagisa Ishiura

## 1 はじめに

自動車の電装系には、動力を発生する DC モーター、DC モーターをソフトウェアに従って制御する CPU, CPU か らの指示に従って DC モーターの ON-OFF 動作を行う アナログ回路 (スイッチングトランジスタ) が多数存在す る. このような電装系の設計期間を短縮しつつ設計品質の 向上を図るため、CPU やモーターの実機が揃わない設計 の初期段階から、正常動作時あるいはモーターの故障状態 の動作を再現できる、モデルベースのシミュレーション技 術への要請が高まっている [1].

図 1 (a) に示すように、PC 上で「CPU の動作を命令 レベルで模擬するシミュレータ (ISS)」と「モーターの 動作を電磁界解析に基づき模擬するシミュレータ」を組 合せることにより、モーターの CPU による制御:HIL (Hardware in the loop)をシミュレーションすることが できる.しかし、この方法では2つのソフトウェアの速度、 およびそれらの間の通信等によりシミュレーション速度 が律速され、モーターや CPU の様々な動作を短時間に再 現できないことが課題になっている.

このうち、CPU については、ハードウェア記述言語を用 いたレジスタ転送レベル (RTL) の記述から FPGA 向け に論理合成とマッピングを行うことにより、組込み用の製 品とほぼ同等の速度で動作させるプロトタイピングが可 能になってきている.CPU と同様に、実機と同等の速度 でその振舞いを再現できるモーターやアナログ回路のモ デリング技術を確立できれば、図1(b)のように全体の実 行を FPGA 上で行うことにより、シミュレーション速度 を格段に向上させることができる.

本研究では、モーターの伝達関数によるモデルを高位合 成系 ACAP を用いて FPGA 上に実現することにより、 高速なシミュレーションを可能にする手法を提案する. 整 数演算のみのプログラムを対象としていた ACAP を浮 動小数点に対応する拡張を行うことで、モーターのシミュ レーションに用いられる浮動小数点演算を実行可能にした.モーターのシミュレーションプログラムを実行するために、gccの浮動小数点エミュレーションライブラリである soft-float をリンクし、(1) soft-float 関数全体のハードウェア化、(2) soft-float 関数の呼び出し部分の浮動小数点 演算器へのマッピングを行う.これにより、FPGA上で浮動小数点対応していない CPU であっても ACAP が生成したハードウェアと組み合わせることにより、CPU を変更を加えることなく浮動小数点演算を高速に行うことができる.

DC モーターを伝達関数によってモデル化することに よりシミュレーションを行うプログラムをハードウェア 化し,実験を行った.手法(1)では,CPUの回路規模に 対して約134.0%の回路規模の増大で,実行サイクル数を 36.5%削減することができた.手法(2)は,実装を行なっ ていないので見積もり値ではあるが,CPUの回路規模に 対して約103.1%の回路規模の増大で,実行サイクル数を 95.4%削減することができると考えられる.



<sup>&</sup>lt;sup>†</sup> 関西学院大学, Kwansei Gakuin University

<sup>&</sup>lt;sup>‡</sup>株式会社エムエスティ, Marking System Technology Co., Ltd.

<sup>&</sup>lt;sup>§</sup> 京都高度技術研究所, ASTEM RI

#### 2.1 伝達関数によるモデル化

モーターやアクチュエータの検証は、多くの場合伝達関数を用いたシミュレーションにより行うことができる.

図 2 はブラシ付き DC モーターの等価回路を表したものである.図 3 は図 2 をモーターパラメータによる定数 と 2 個の 1 次遅れ要素によるブロック図で表したものである.



図 2 ブラシ付き DC モーターの等価回路 [2]



図 3 ブラシ付き DC モーターの伝達関数のブロック図 [2]

ここでは、 $s: = j = j = \lambda_{a} / R_{a}$ : 電気的時定数 ( $T_{e} = L_{a} / R_{a}$ ),  $V_{b}$ : ブラシの電圧降下,  $R_{a}$ : 巻線抵抗,  $L_{a}$ : 巻線 インダクタンス、D: 粘性制動係数、J: 慣性モーメント、  $K_{E}$ : 逆起電力定数,  $K_{T}$ : トルク定数 である. この伝達関 数では、任意の大きさ、任意のタイミングで負荷トルクを 印加でき、そのときの電機子電流や回転速度を調べること ができる [2].

### 2.2 モーターにおける実数値の計算

モーターのシミュレーションモデルは実数値の計算を 多く使用しているが、これらは浮動小数点演算によって 処理が行われる. CPU 上で浮動小数点演算を行う場合、 専用の演算器を用いる手法と整数演算のみでエミュレー ションを行う手法の2通りがある.

前者は、FPU (Floating Point Unit) と呼ばれる処理装置を用いて専用命令を実行する. FPU は、アーキテクチャ によって、周辺機器として実行されるものもあれば、コプ ロセッサとして CPU と密結合して実行されるものもあ る. MIPS R3000 の場合、R3010 というチップとして実 装されており、CPU と密結合して使用される. R3010 は、 加算ユニット、乗算ユニット、除算ユニット、指数ユニット 等の各浮動小数点演算を実行するユニットと、レジスタユ ニットから成る. FPU は, 命令メモリ中の浮動小数点演 算をすべて実行し, 結果をレジスタユニットに格納する. CPU は, FPU レジスタ転送命令により, その結果を取得 することができる.

後者は、浮動小数点エミュレーションライブラリを用い て、浮動小数点演算をすべて整数演算のみで処理する.gcc で soft-float ライブラリを使用する場合、各演算に対応す る関数(表1)を呼び出すことにより計算が行われる.計 算のオペランドは、引数として関数に渡し、計算結果は関 数の返り値として取得する.

表 1 MIPS R3000 の浮動小数点演算に対応する softfloat 関数

関数名	機能		
addsf3	v0 = a0 + a1		
subsf3	v0 = a0 - a1		
mulsf3	v0 = a0 * a1		
divsf3	v0 = a0 / a1		
negsf2	v0 = -a0		
fixsgsi	v0 = (int) a0		
fixunsfsi	v0 = (unsinged int) a0		
floatsisf	v0 = (float) a0		
floatunsisf	v0 = (float) a0		
cmpsf2	v0 = a0 <=> a1		
unordsf2	v0 = a0 a1		
eqsf2	v0 = (a0 == a1) ? 1 : 0		
nesf2	v0 = (a0 != a1) ? 0 : 1		
gesf2	v0 = a0 <=> a1		
ltsf2	v0 = a0 <=> a1		
lesf2	v0 = a0 <=> a1		
gtsf2	v0 = a0 <=> a1		

FPU を用いる手法では、演算を高速に実行することが できる.しかし、演算器を追加することにより回路規模が 増大する.さらに専用命令を追加するため、命令セットを 変更する必要がある.

浮動小数点演算をエミュレーションする手法では、命令 セットを変更することなく、浮動小数点演算を扱うことが できる.しかし、例えば、MIPS R3000 の場合では浮動小 数点の加算 (\_\_addsf3) を一回を行うのに約 120 サイクル 必要になるため、soft-float の関数を用いて浮動小数点演 算を行うと実行時間が非常に長くなる.したがって、浮動 小数点演算を多く使用するプログラムではその分だけ処 理に時間がかかる.

## 3 バイナリ合成

高位合成は、C 等の高級言語からハードウェアの回路記 述を合成する技術である. その中でも、アセンブリや機械 語を入力として用いるもの [3] はバイナリ合成とも呼ばれ る. アセンブリや機械語を入力として用いることにより、 ポインタや構造体などのより広範なプログラムを容易に ハードウェアに合成することができる.

高位合成系 ACAP [4] は, MIPS R3000 の機械語プログ

ラムを入力として、これを 32bit の整数演算命令を並列に 実行可能なハードウェアに変換することにより、処理の高 速化を実現する. ACAP は、図4の流れによりハードウェ アの合成を行う. 機械語プログラムを CDFG (Control Data Flow Graph) に変換し、最適化、スケジューリング、 バインディング処理を行い、Verilog HDL を出力する.



図 4 ACAP での高位合成の処理の流れ [4]



図 5 CPU 密結合型アクセラレータ

高位合成系 ACAP のアクセラレータモード [5] では, リンク済み実行可能コードの一部を指定して,等価な動作 をより高速に行うハードウェアを生成する.アクセラレー タは CPU の資源に直接アクセスすることにより制御や データの受け渡しを高速に行うことができる.

アクセラレータの構成を図 5 に示す. アクセラレータは CPU のプログラムカウンタ (PC) の値を常に監視し, そ の値がアクセラレータ化した区間の先頭番地に達すると 処理を開始する. アクセラレータは処理を開始すると PC の値を固定し, CPU に NOP 命令を供給し続ける. アク セラレータは処理が完了すると, PC に復帰番地を書き込 み, 制御を CPU に戻す. アクセラレータはメインメモリ や CPU のレジスタファイル (RF), フォワーディングユ ニット (FWU) に直接アクセスすることにより, CPU と データ共有を行う.

## 4 浮動小数点演算のハードウェア化

本研究では、高位合成系 ACAP を単精度の浮動小数点 演算に対応する拡張を行い、モーターの伝達関数によるモ デルを FPGA 上に実現し、シミュレーションの高速化を 図る. CPU で浮動小数点演算を実行する場合、FPU を用 いる場合(図 6 (a))と soft-float ライブラリとリンクして 整数演算として扱う場合(図 6 (b))があるが、このうちの 後者を対象にした ACAP の拡張を行う. soft-float とリ ンクしたプログラムを対象として、はじめに soft-float ラ イブラリ全体をアクセラレータ化する手法(図 6 (1))を 示し、次に soft-float ライブラリの関数を呼び出す命令を 検出し、それぞれ専用の演算器にマッピングする手法(図 6 (2))を示す.



図6 浮動小数点演算の実行

4.1 soft-float ライブラリのアクセラレータ化

提案手法では、soft-float ライブラリ全体をアクセラ レータとして合成する. その手法を図 7 に示す. soft-float ライブラリとリンクした実行可能コードから、soft-float 関数の処理部分をすべて選択する. 選択した部分を高位合 成系 ACAP によって、単一のアクセラレータとして合成 し、CPU に接続する. soft-float 関数本体はアクセラレー タとして実行され、soft-float 関数の呼び出しを含む残り の部分は CPU により実行される.



図 7 soft-float 関数全体のアクセラレータ化

 4.2 関数呼び出しの浮動小数点演算器へのマッピング soft-float 関数の呼び出し部分を検出して、対応する演 算器にマッピングする.図8にその変換手法を示す.



図 8 soft-float 関数呼び出しの浮動小数点演算器への マッピング

CDFG 生成時に soft-float 関数を呼び出す命令を, 引数 のレジスタを入力とし, 返り値のレジスタを出力とする浮 動小数点演算に変換する.引数と返り値のレジスタの判断 は, MIPS R3000 のコンパイラ規約から前者を a0, a1, 後 者を v0 とする. 変換した浮動小数点演算をバインディン グ時に対応する浮動小数点演算器に割り当てる.

#### 5 実験と考察

#### 5.1 実験

本手法で拡張を行った高位合成系 ACAP を用いてハー ドウェアを合成し、実験を行った.図3のプロック図に基 づき、ブラシ付き DC モーターのシミュレーションを行う プログラムを soft-float ライブラリとリンクし、soft-float 関数全体、および DC モーターのシミュレーション部分を アクセラレータに合成した. CPU およびハードウェアは FPGA Xilinx Spartan3E 上に合成された Verilog HDL を論理合成ツール Xilinx ISE 14.3 によって論理合成し、 性能評価を行った. CPU は MIPS R3000 互換プロセッ サ [6] を使用した. 浮動小数点演算器のうち、3 サイクル の加減算器と 1 サイクルの乗算器は独自で作成したもの を用い、8 サイクルの除算器と 1 サイクルの比較演算器は Xilinx Core Generator により作成したものを用いた.

実験に用いたプログラムを図 9 に示す [2]. このプロ グラムは伝達関数を常微分方程式により記述し,数値解 析によりその振る舞いをシミュレーションする.数値解 析は,4 次のルンゲ・クッタ法を用いて近似解を求めるこ とにより行う.今回の実験では各パラメータを,巻線抵 抗  $R_a=1\Omega$ ,巻線インダクタンス  $L_a=8$ mH,逆起電力定数  $K_E=0.28$ Vs/rad,トルク定数  $K_r=0.28$ Nm/A,慣性モー メント J=0.005kgm<sup>2</sup>,粘性制動係数 D=0.0002Nms/rad, 計算時間間隔 dt=5ms,  $\mu$ -プ回数 te/dt=200 と設定し た.アクセラレータの合成では,ALU,乗除算器の資源制 約はそれぞれ 9 個,2 個に設定し,チェイニングは行なっ ていない.

結果を表 2 に示す. Target の CPU は soft-float ライ

```
01: float rk4(float xin, float xold,
02:
       float tau, float dt
float k1, k2, k3, k4, xout;
                                float dt){
03:
04:05:
       k1 = dt * (xin - xold) / tau;
k2 = dt * (xin - (xold + k1 /2.0)) / tau;
k3 = dt * (xin - (xold + k2 /2.0)) / tau;
06:
07:
        k4 = dt * (xin - (xold + k3)) / tau;
08:
09:
10:
        xout = xold+(k1+2.0*k2+2.0*k3+k4)/6.0;
11:
       return(xout);
     }
12:
13:
14:
     int main(void)
15:
       float x1, x2, x3, x4, x5, x6, x7, x8, x9
float Ra, La, K, J, D, Va, TL, TLs, TLe;
float ts, te, dt, taue, tauj;
float t, Tload;
16:
17:
                                                         x9;
18:
19:
20:
21:
22:
       x4 = x8 = x9 = 0.0;
        Ra = 1.0;
                               //電機子抵抗
23:
                               //電機子インダクタンス
24:
        La = 0.008;
                               //モータ定数(KE = kT = K)
//不可を含む慣性モーメント
25:
26:
       K = 0.28;
J = 0.005;
       D = 0.0002:
                               //粘性制動係数
27:
28:
29:
        Va = 80.0;
                               //モータ駆動電圧
30:
        TL = 1.4;
                               //付加トルク
                               //シミュレーション開始時間
//シミュレーション終了時間
31:
        ts = 0.0;
        te = 0.1;
32:
                               //負荷印加開始時間
        TLs = 0.4;
33:
34:
        TLe = 0.7;
                               //負荷印加終了時間
35:
       dt = 0.0005;
taue = La / Ra;
tauj = J / D;
36:
                               //計算時間間隔
37:
38:
39:
40:
        for(t = dt; t<te; t+=dt){
          if(t > TLs && t < TLe) Tload = TL;
else Tload = 0.0;
41:
42:
43:
44:
          x1 = Va;
x2 = x1 - x9;
45:
          x3 = x2 / Ra;
46:
          x4 = rk4(x3, x4, taue, dt); //電機子電流の計算
47:
          x5 = x4 * K;
48:
                                         //モータ発生トルクの計算
49:
          x6 = x5 - Tload;
                                                //負荷トルクを印加
          x7 = x6 /D;
50:
          x8 = rk4(x7,x8,tauj,dt);
                                               //回転角速度の計算
51:
52:
          x9 = x8 * K;
53:
54:
       return 0;
55: }
```

図 9 モーターのシミュレーションプログラム [2]

ブラリとリンクした機械語プログラムを MIPS で実行し たものである. CPU+ACC (1) は, soft-float ライブラリ 全体をアクセラレータ化したものを CPU と接続したも のである. CPU+ACC (2) は, 図 9 の main 関数と rk4 関数を対象として、その中の soft-float 関数の呼び出し部 分を検出して演算器にマッピングし、アクセラレータ化 したものを CPU と接続したものである. Cycle, Slice, Delay は、それぞれ実行サイクル数、スライス数、遅延時 間を表す. ただし、CPU+ACC (2) は未実装であるため、 (2) のアクセラレータは、プログラム中の soft-float 関数 呼び出し部分をすべて NOP 演算に置き換えたものから 合成されており、表2で示す結果はすべて見積もり値であ る. Cycle は、各 DFG のステップ数から算出した. Slice は、CPU とこのアクセラレータのスライス数に、プログラ ム中で用いられる各浮動小数点演算器のスライス数を加 えることにより算出した. Delay は、上記の方法により生 成したアクセラレータを CPU と接続したものから計測 した.

実際のスライス数は, 浮動小数点演算器に対するデータ

Target	Cycle	Slice	Delay[ns]
CPU	2461938 (100.0%)	3156 (100.0%)	25.113
CPU+ACC (1)	1563927 (63.5%)	7384 (234.0%)	25.906
CPU+ACC (2)	112324 ( 4.6%)	6411 (203.1%)	25.669

パスが加わるため、表2に示す結果よりも増大すると考えられる.アクセラレータの遅延は、チェイニングを行わない限り、基本的に CPU の遅延を超えることはないため、 実際の結果もほぼ同様の値になると考えられる.

CPU+ACC (1) は、CPU の回路規模に対して約 134.0% の回路規模の増大で、実行サイクル数を 36.5% 削減することができた.CPU+ACC (2) は、CPU の回路 規模に対して約 103.1% の回路規模の増大で、実行サイク ル数を 95.4% 削減することができると推測される. 5.2 考察

提案手法(1)は、浮動小数点演算器のない環境において、 soft-float 関数の実行を高速化することができる.提案手 法(2)は、必要最低限の浮動小数点演算器のみを用いるこ とにより回路規模の増大を防ぎ、命令セットを変更するこ となく、浮動小数点の計算を高速に行うことができる.

### 6 むすび

本研究では、モーターの伝達関数によるモデルを高位合 成系 ACAP を用いて FPGA 上に実現し、高速なシミュ レーションを可能にした. 今回の実験では、モーターの制 御に関する計算を 5ms 間隔で行うように設定しているが、 soft-float 関数の呼び出し部分を演算器にマッピングする 手法を用いることにより、1.5ms 間隔まで短縮することが できる.

#### 謝辞

本研究に関して有益な御助言を頂いた元立命館大学の中谷嵩 之氏,元京都大学の矢野正治氏に感謝致します.

## 参考文献

- Christian Dufour, Jean Belanger, Simon Abourida, and Vincent Lapointe: "FPGA-Based Real-Time Simulation of Finite-Element Analysis Permanent Magnet Synchronous Machine Drives," in Proc. Power Electronics Specialists Conference (PESC 2007), pp. 909–915 (June 2007).
- [2] 高橋久: C 言語によるモーター制御入門講座 ~SH マイコンで学ぶプログラミングと制御技法~,電波新聞社 (Oct. 2007).
- [3] Greg Stitt and Frank Vahid: "Binary synthesis," ACM Trans. on Design Automation of Electronic Systems, vol. 12, no. 3, article 34 (Aug. 2007).
- [4] Nagisa Ishiura, Hiroyuki Kanbara, and Hiroyuki Tomiyama: "ACAP: Binary Synthesizer Based on MIPS Object Codes," in Proc. International Technical Conference on Circuit/Systems Computers and Communications (ITC-CSCC 2014), pp. 725–728 (July 2014).
- [5] 田村真平,石浦菜岐佐,神原弘之,冨山宏之: "CPU 密結合型 アクセラレータの機械語プログラムからの自動合成,"電子 情報通信学会技術研究報告,VLD2013-133 (Jan. 2014).

[6] 神原弘之、金城良太、矢野正治、戸田勇希、小柳滋: "パイプラインプロセッサを理解するための教材: RUE-CHIP1 プロセッサ," 情報処理学会関西支部大会、A-09 (Sept. 2009).